KR950021270A - 다결정 실리콘막을 통한 불순물 확산억제 방법 - Google Patents
다결정 실리콘막을 통한 불순물 확산억제 방법 Download PDFInfo
- Publication number
- KR950021270A KR950021270A KR1019930030778A KR930030778A KR950021270A KR 950021270 A KR950021270 A KR 950021270A KR 1019930030778 A KR1019930030778 A KR 1019930030778A KR 930030778 A KR930030778 A KR 930030778A KR 950021270 A KR950021270 A KR 950021270A
- Authority
- KR
- South Korea
- Prior art keywords
- doped polysilicon
- polysilicon film
- forming
- film
- gate electrode
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조공정중 다결정실리콘막을 통한 불순물 확산 억제 방법에 관한 것으로, 특히 절연막 상부의 게이트전극 형성부위에 도핑된 다결정실리콘막(5)을 비정질상태로 형성하는 단계; 열처리하여 결정립을 성장시키는 단계; 상기 도핑된 다결정실리콘막(5)위에 실리사이드막(6)을 형성하는 단계; 및 상기 실리사이드막(6), 도핑된 다결정실리콘막(5)을 선택식각하여 게이트전극(10)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 함으로써 본 발명은 폴리사이드 게이트에서 하층구조인 다결정 실리콘막을 열처리된 도핑된 다결정실리콘막으로 사용함으로써 결정립 성장에 의한 그레인 경계 면적을 감소시켜 실리사이드 형성시 및 이후의 열처리 공정에 의한 금속성 및 다른 불순물이 게이트 산화막 내로 확산되는 것을 억제시켜 준다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 게이트전극 형성 공정 예시도이다.
Claims (4)
- 다결정실리콘막을 통한 불순물 확산 억제 방법에 있어서, 절연막 상부의 게이트전극 형성부위에 도핑된 다결정실리콘막(5)을 비정질상태로 형성하는 단계; 열처리하여 결정립을 성장시키는 단계; 상기 도핑된 다결정실리콘막(5)위에 실리사이드막(6)을 형성하는 단계; 및 상기 실리사이드막(6), 도핑된 다결정실리콘막(5)을 선택식각하여 게이트전극(10)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 게이트전극 형성방법.
- 제1항에 있어서, 상기 도핑된 다결정실리콘막(5)은 PH3가스를 불순물원(dopant source)으로, SiH4를 반응가스로 하여 450내지 550℃의 온도에서 비정질상태로 형성되는 것을 특징으로 하는 게이트전극 형성방법.
- 제1항에 있어서, 상기 도핑된 다결정실리콘막(5)은 PH3가스를 불순물원으로, Si2H6를 반응가스로 하여 500내지 600℃의 온도에서 비정질상태로 형성되는 것을 특징으로 하는 게이트전극 형성방법.
- 제1항에 있어서, 상기 열처리 단계는 N2분위기하의 600내지 700℃범위의 온도에서 2내지 3시간 동안 이루어진 것을 특징으로 하는 게이트전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030778A KR950021270A (ko) | 1993-12-29 | 1993-12-29 | 다결정 실리콘막을 통한 불순물 확산억제 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030778A KR950021270A (ko) | 1993-12-29 | 1993-12-29 | 다결정 실리콘막을 통한 불순물 확산억제 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021270A true KR950021270A (ko) | 1995-07-26 |
Family
ID=66853627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030778A KR950021270A (ko) | 1993-12-29 | 1993-12-29 | 다결정 실리콘막을 통한 불순물 확산억제 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021270A (ko) |
-
1993
- 1993-12-29 KR KR1019930030778A patent/KR950021270A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7611973B2 (en) | Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same | |
| KR920007786B1 (ko) | 전계효과형 트랜지스터의 제조방법 | |
| JP2002510438A (ja) | 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法 | |
| KR950021270A (ko) | 다결정 실리콘막을 통한 불순물 확산억제 방법 | |
| KR950028175A (ko) | 폴리사이드구조의 전극을 갖는 반도체장치 및 그 제조방법 | |
| JPH03293731A (ja) | 半導体装置の製造方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0168770B1 (ko) | 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 | |
| KR950030336A (ko) | 캐패시터의 유전체막 형성방법 | |
| KR970006263B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR0139574B1 (ko) | 박막트랜지스터의 채널 폴리실리콘막 형성방법 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JP3437111B2 (ja) | 半導体装置の製造方法 | |
| JPH0682667B2 (ja) | シリサイド膜の熱処理方法 | |
| KR970052106A (ko) | 반도체소자의 제조방법 | |
| JPH06326304A (ja) | 半導体装置の製造方法 | |
| KR950021209A (ko) | 게이트전극 형성방법 | |
| KR970053897A (ko) | 반도체소자의 제조방법 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| KR940004411B1 (ko) | 박막 트랜지스터 수소 보호막 형성방법 | |
| KR19980040629A (ko) | 반도체 장치의 살리사이드 형성방법 | |
| JPH08153808A (ja) | 不揮発性半導体記憶装置及びその形成方法 | |
| JPH0396279A (ja) | 半導体装置の製造方法 | |
| KR970052218A (ko) | 반도체 소자의 폴리실리콘층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |