KR940027129A - 반도체 소자의 필드 산화막 형성 방법 - Google Patents

반도체 소자의 필드 산화막 형성 방법 Download PDF

Info

Publication number
KR940027129A
KR940027129A KR1019930008717A KR930008717A KR940027129A KR 940027129 A KR940027129 A KR 940027129A KR 1019930008717 A KR1019930008717 A KR 1019930008717A KR 930008717 A KR930008717 A KR 930008717A KR 940027129 A KR940027129 A KR 940027129A
Authority
KR
South Korea
Prior art keywords
oxide film
buffer
nitride film
field oxide
forming
Prior art date
Application number
KR1019930008717A
Other languages
English (en)
Other versions
KR960006975B1 (ko
Inventor
육형선
이영철
박상호
백현철
김상익
백동원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930008717A priority Critical patent/KR960006975B1/ko
Priority to JP6103662A priority patent/JP2741166B2/ja
Priority to US08/247,153 priority patent/US5445990A/en
Publication of KR940027129A publication Critical patent/KR940027129A/ko
Application granted granted Critical
Publication of KR960006975B1 publication Critical patent/KR960006975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 기술로, 실리콘 기판(1)상에 패드 산화막 및 질화막(2 및 3)을 순차적으로 형성하고, 질화막(3)의 상부에 제1분리 마스크(5)를 배열하는 단계와, 상기 단계로부터 노출된 질화막(3)을 식각하고 상기 제1분리 마스크(5)를 제거한 상태에서 버퍼 산화막(6)을 형성하는 단계와, 상기 단계로부터 버퍼 질화막(7)을 형성하고, 버퍼 질화막(7)의 상부에 제2분리 마스크(8)를 배열하고 노출된 버퍼 질화막(7)을 식각하는 단계와, 상기 단계로부터 제2분리 마스크(8)을 제거하고 상기 버퍼 산화막(6)을 성장시켜 필드 산화막(9)을 형성한 상태에서 잔여 버퍼 질화막(7)을 제거하는 단계와, 상기 단계로부터 상기 필드 산화막(9) 상부에 버즈 비크 제거용 마스크(10)를 배열하여 버즈 비크를 제거하는 단계로 이루어지는 반도체 소자의 필드 산화막 형성 방법에 관해 기술된다.

Description

반도체 소자의 필드 산화막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2M도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 단계를 나타내는 단면도이다.

Claims (1)

  1. 반도체 소자의 필드 산화막 형성 방법에 있어서, 실리콘 기판(1)상에 패드 산화막 및 질화막(2 및 3)을 순차적으로 형성하고, 질화막(3)의 상부에 제1분리 마스크(5)를 배열하는 단계와, 상기 단계로부터 노출된 질화막(3)을 식각하고 상기 제1분리 마스크(5)를 제거한 상태에서 버퍼 산화막(6)을 형성하는 단계와, 상기 단계로부터 버퍼 질화막(7)을 형성하고, 버퍼 질화막(7)의 상부에 제2분리 마스크(8)를 배열하고 노출된 버퍼 질화막(7)을 식각하는 단계와, 상기 단계로부터 제2분리 마스크(8)를 제거하고 버퍼 산화막(6)을 성장시켜 필드 산화막(9)을 형성한 상태에서 잔여 버퍼 질화막(7)을 제거하는 단계와, 상기 단계로부터 상기 필드 산화막(9) 상부에 버즈 비크 제거용 마스크(10)를 배열하여 버즈 비크를 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008717A 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법 KR960006975B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930008717A KR960006975B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법
JP6103662A JP2741166B2 (ja) 1993-05-21 1994-05-18 半導体素子のフィールド酸化膜形成方法
US08/247,153 US5445990A (en) 1993-05-21 1994-05-19 Method for forming a field oxide film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008717A KR960006975B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR940027129A true KR940027129A (ko) 1994-12-10
KR960006975B1 KR960006975B1 (ko) 1996-05-25

Family

ID=19355728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008717A KR960006975B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법

Country Status (3)

Country Link
US (1) US5445990A (ko)
JP (1) JP2741166B2 (ko)
KR (1) KR960006975B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690668A (en) * 1994-06-29 1997-11-25 General Surgical Innovations, Inc. Extraluminal balloon dissection
US5593418A (en) * 1995-05-19 1997-01-14 General Surgical Innovations, Inc. Methods and devices for harvesting blood vessels with balloons
US5601581A (en) * 1995-05-19 1997-02-11 General Surgical Innovations, Inc. Methods and devices for blood vessel harvesting
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5777370A (en) * 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
US5894059A (en) 1997-05-30 1999-04-13 Chartered Semiconductor Manufacturing Company Ltd. Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
TW583724B (en) * 2003-03-13 2004-04-11 Promos Technologies Inc Method to form nitride layer with different thicknesses
US7967835B2 (en) * 2003-05-05 2011-06-28 Tyco Healthcare Group Lp Apparatus for use in fascial cleft surgery for opening an anatomic space
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586431B2 (ja) * 1986-07-24 1997-02-26 日本電装株式会社 半導体装置の製造方法
JPS63136548A (ja) * 1986-11-27 1988-06-08 Toshiba Corp 半導体装置の製造方法
JP3090669B2 (ja) * 1989-10-27 2000-09-25 ソニー株式会社 半導体装置の製造方法
KR930010987B1 (ko) * 1990-12-22 1993-11-18 삼성전자 주식회사 반도체 장치의 소자분리방법

Also Published As

Publication number Publication date
JP2741166B2 (ja) 1998-04-15
KR960006975B1 (ko) 1996-05-25
JPH07221086A (ja) 1995-08-18
US5445990A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
KR940027129A (ko) 반도체 소자의 필드 산화막 형성 방법
KR940016682A (ko) 집적회로에서 전기적 분리 구조 및 그 형성방법
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR920013670A (ko) 반도체 장치의 소자분리방법
KR960026594A (ko) 반도체 장치의 소자 분리방법
JPS56108264A (en) Manufacture of semiconductor device
KR970053400A (ko) 반도체 소자 격리형성 방법
KR950021367A (ko) 반도체 소자의 소자분리막 제조방법
KR970013199A (ko) 반도체장치의 소자분리 방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR960005935A (ko) 반도체 소자의 필드 산화막 제조방법
KR950007057A (ko) 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법
KR970023988A (ko) 반도체장치의 소자격리방법(An isolation method of semiconductor device)
KR920010917A (ko) 트랜치를 이용한 스택커패시터의 제조방법
KR960026575A (ko) 반도체 소자의 소자분리막 형성방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR960002735A (ko) 반도체 장치의 소자 분리방법
KR950021389A (ko) 반도체 소자의 필드산화막 형성 방법
KR950015714A (ko) 반도체소자의 소자분리막 제조방법
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR920013600A (ko) 반도체 장치의 플래이너 격리영역 형성방법
KR960026571A (ko) 반도체 소자의 소자분리막 형성방법
KR970053429A (ko) 반도체장치의 소자분리 방법
KR960026579A (ko) 반도체 소자의 필드산화막 형성방법
KR970053486A (ko) 반도체 소자 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee