KR940022901A - 폴리사이드 게이트 - Google Patents
폴리사이드 게이트 Download PDFInfo
- Publication number
- KR940022901A KR940022901A KR1019930004998A KR930004998A KR940022901A KR 940022901 A KR940022901 A KR 940022901A KR 1019930004998 A KR1019930004998 A KR 1019930004998A KR 930004998 A KR930004998 A KR 930004998A KR 940022901 A KR940022901 A KR 940022901A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- silicide
- gate
- layer
- semiconductor device
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 11
- 229920005591 polysilicon Polymers 0.000 claims abstract 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract 8
- 239000004065 semiconductor Substances 0.000 claims abstract 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000011856 silicon-based particle Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000005054 agglomeration Methods 0.000 abstract 1
- 230000002776 aggregation Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 폴리사이드 게이트를 박형의 폴리실리콘/실리사이드/폴리실리콘 구조로 형성하여 종래의 폴리 사이드 구조에서 발생되는 실리사이드의 응집(agglomation) 현상이나 막질간의 리프팅(lifting) 현상을 억제시킴으로써, 고집적 반도체 소자의 신뢰성을 향상시키고 게이트의 배선 저항을 감소시킨 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 폴리사이드 게이트 구조를 도시한 단면도.
Claims (3)
- 반도체 기판상에 소스 및 드레인과 절연되어 형성되는 실리사이드(silicide)/폴리실리콘(poly-Si) 구조의 폴리사이드(polycide) 게이트에 있어서, 상기 실리사이드 상부에 폴리실리콘의 소모(consumption) 현상이나 막질간의 리프팅(lifting) 현상을 제거하기 위하여 충분히 얇은 두께를 갖는 폴리실리콘을 형성함을 특징으로 하는 폴리사이드 게이트.
- 다층막 구조의 게이트를 갖는 반도체 장치에 있어서, 반도체 기판위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 제1폴리실리콘층과, 상기 제1폴리실리콘층 위에 형성된 실리사이드층과, 상기 실리사이드층 위에 형성된 제2폴리실리콘층과, 상기 게이트 절연막, 제1폴리실리콘층, 실리사이드층 및 제2폴리실리콘층의 측벽에 형성된 스페이서로 구성되는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 제2폴리실리콘층을 후속 공정인 산화시 상기 실리사이드층에 필요한 실리콘 입자를 충분히 공급할 수 있는 최소한의 두께를 갖는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004998A KR100268101B1 (ko) | 1993-03-29 | 1993-03-29 | 폴리사이드 게이트 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004998A KR100268101B1 (ko) | 1993-03-29 | 1993-03-29 | 폴리사이드 게이트 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022901A true KR940022901A (ko) | 1994-10-21 |
| KR100268101B1 KR100268101B1 (ko) | 2000-10-16 |
Family
ID=19352975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004998A KR100268101B1 (ko) | 1993-03-29 | 1993-03-29 | 폴리사이드 게이트 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268101B1 (ko) |
-
1993
- 1993-03-29 KR KR1019930004998A patent/KR100268101B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268101B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| JP2000196037A5 (ja) | 半導体集積回路装置 | |
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR960019784A (ko) | 반도체장치 및 그의 제조방법 | |
| KR940022901A (ko) | 폴리사이드 게이트 | |
| KR920022401A (ko) | 반도체장치의 제조방법 | |
| KR950021516A (ko) | 반도체 집적회로 장치 | |
| KR960006066A (ko) | BiMOS반도체장치 및 그 제조방법 | |
| KR970018658A (ko) | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 | |
| KR920022492A (ko) | 반도체 소자의 폴리사이드 라인 형성 방법 | |
| KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR930011110A (ko) | 반도체 기억소자의 비트라인 제조 방법 및 그 구조 | |
| KR950004588A (ko) | 모스(mos)트랜지스터 게이트전극 제조방법 | |
| KR970004017A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| KR930011215A (ko) | 반도체 소자의 비트라인 제조방법 | |
| KR960015730A (ko) | 반도체장치의 콘택형성방법 | |
| KR960043170A (ko) | 반도체 소자 제조방법 | |
| KR890001170A (ko) | 반도체 장치의 폴리사이드 구조 제조방법 | |
| KR970060420A (ko) | 샐리사이드 형성방법 | |
| KR940001400A (ko) | 워드라인 구조 및 그 형성방법 | |
| KR970018039A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970018035A (ko) | 웰 경계부위에서의 콘택홀 형성 방법 | |
| KR920007221A (ko) | 스태틱램의 제조방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR970053899A (ko) | 씨모스 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120702 Year of fee payment: 13 |
|
| EXPY | Expiration of term |