KR970060420A - 샐리사이드 형성방법 - Google Patents

샐리사이드 형성방법 Download PDF

Info

Publication number
KR970060420A
KR970060420A KR1019960001297A KR19960001297A KR970060420A KR 970060420 A KR970060420 A KR 970060420A KR 1019960001297 A KR1019960001297 A KR 1019960001297A KR 19960001297 A KR19960001297 A KR 19960001297A KR 970060420 A KR970060420 A KR 970060420A
Authority
KR
South Korea
Prior art keywords
silicon
film
forming
source
spacer
Prior art date
Application number
KR1019960001297A
Other languages
English (en)
Other versions
KR0175042B1 (ko
Inventor
이은하
배대록
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960001297A priority Critical patent/KR0175042B1/ko
Publication of KR970060420A publication Critical patent/KR970060420A/ko
Application granted granted Critical
Publication of KR0175042B1 publication Critical patent/KR0175042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

금속 배선과 실리사이드층과의 접속을 위한 콘택홀 형성 시에 미스얼라인 마진을 충분히 확보할 수 있을 뿐만 아니라 실리사이드층의 면저항을 현저히 감소시킬 수 있는 샐리사이드 형성방법이 개시되었다. 본 발명은 소오스/드레인 영역 외에 절연막 스페이서 상에 실리콘 스페이서가 형성된 이중층 구조의 게이트 스페이서상에 실리사이드층을 형성한다. 본 발명에 의하면 게이트 전극과의 단락 없이 소오스/드레인 영역 및 게이트 측벽에 형성된 스페이서 상에도 실리사이드층을 형성하며 그 폭을 증가시킴으로서 금속 배선과 실리사이드층과의 접속을 위한 콘택홀 형성 시에 미스 얼라인 마진을 충분히 확보할 수 있을 뿐만 아니라 실리사이드층의 면저항을 현저히 감소시킬 수 있다.

Description

샐리사이드 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제8도는 본 발명의 제1실시예에 따른 샐리사이드 형성방법을 설명하기 위한 단면도들이다.

Claims (9)

  1. 주 표면에 게이트 산화막이 형성된 반도체 기판 상에 게이트 전극 및 소오스/드레인 영역을 순차적으로 형성하는 단계; 상기 소오스/드레인 영역이 형성된 기판 전면에 절연막을 형성한 후 상기 절연막 및 게이트 산화막을 순차적으로 이방성 식각함으로써 상기 게이트 전극의 측벽에 절연막 스페이서 및 상기 소오스/드레인 영역의 소정 영역을 노출시키는 게이트 산화막 패턴을 형성하는 단계; 상기 게이트 산화막 패턴이 형성된 기판 전면에 실리콘막을 형성한 후 상기 실리콘막을 이방성 식각하여 상기 절연막 스페이서 상에 실리콘 스페이서를 형성하는 단계; 상기 실리콘 스페이서가 형성된 기판 전면에 고융점 금속막을 형성하는 단계; 및 상기 고융점 금속막이 형성된 기판을 열처리하여 상기 게이트 전극, 절연막 스페이서 및 소오스/드레인 영역의 소정 영역상에 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 샐리사이드 형성방법.
  2. 제1항에 있어서, 상기 절연막은 실리콘 질화막 및 실리콘 산화막 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 샐리사이드 형성방법.
  3. 제1항에 있어서, 상기 실리콘막은 다결정 실리콘인 것을 특징으로 하는 샐리사이드 형성방법.
  4. 제1항에 있어서, 상기 실리콘막을 이방성 식각할 때에 상기 게이트 전극 및 소오스/드레인 영역의 소정 영역을 과도 식각하는 것을 특징으로 하는 샐리사이드 형성방법.
  5. 제1항에 있어서, 상기 고융점 금속막은 Ti, Co, Ta, W, Pt 및 Mo 중에서 선택된 어느 하나로 형성하거나 다층 구조로 형성하는 것을 특징으로 하는 샐리사이드 형성방법.
  6. 주 표면에 게이트 산화막이 형성된 반도체 기판 상에 폴리사이드 구조의 게이트 전극과 식각 저지층 패턴이 차례로 적층된 게이트 패턴 및 소오스/드레인 영역을 순차적으로 형성하는 단계; 상기 소오스/드레인 영역이 형성된 기판 전면에 절연막을 형성한 후 상기 절연막 및 게이트 산화막을 순차적으로 이방성 식각함으로써 상기 게이트 패턴의 측벽에 절연막 스페이서 및 상기 소오스/드레인 영역의 소정 영역을 노출시키는 게이트 산화막 패턴을 형성하는 단계; 상기 게이트 산화막 패턴이 형성된 기판 전면에 실리콘막을 형성한 후 상기 실리콘막을 이방성 식각하여 상기 절연막 스페이서 상에 실리콘 스페이서를 형성하는 단계; 상기 실리콘 스페이서가 형성된 기판 전면에 고융점 금속막을 형성하는 단계; 및 상기 고융점 금속막이 형성된 기판을 열처리하여 상기 실리콘 스페이서 및 소오스/드레인 영역의 소정 영역 상에 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 샐리사이드 형성방법.
  7. 제6항에 있어서, 상기 절연막은 실리콘 질화막 및 실리콘 산화막 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 샐리사이드 형성방법.
  8. 제6항에 있어서, 상기 실리콘막은 다결정 실리콘인 것을 특징으로 하는 샐리사이드 형성방법.
  9. 제6항에 있어서, 상기 고융점 금속막은 Ti, Co, Ta, W, Pt및 Mo중에서 선택된 어느 하나로 형성하거나 다층 구조로 형성하는 것을 특징으로 하는 샐리사이드 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001297A 1996-01-22 1996-01-22 샐리사이드 형성방법 KR0175042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960001297A KR0175042B1 (ko) 1996-01-22 1996-01-22 샐리사이드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960001297A KR0175042B1 (ko) 1996-01-22 1996-01-22 샐리사이드 형성방법

Publications (2)

Publication Number Publication Date
KR970060420A true KR970060420A (ko) 1997-08-12
KR0175042B1 KR0175042B1 (ko) 1999-04-01

Family

ID=19449880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001297A KR0175042B1 (ko) 1996-01-22 1996-01-22 샐리사이드 형성방법

Country Status (1)

Country Link
KR (1) KR0175042B1 (ko)

Also Published As

Publication number Publication date
KR0175042B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US6630718B1 (en) Transistor gate and local interconnect
KR950012601A (ko) 반도체 소자의 콘택 형성 방법
KR970060420A (ko) 샐리사이드 형성방법
KR960026953A (ko) 반도체장치의 게이트전극 및 그 형성방법
JP3724057B2 (ja) Ｍｏｓトランジスタおよびその製造方法
US7078347B2 (en) Method for forming MOS transistors with improved sidewall structures
KR920015622A (ko) 집적 회로의 제조방법
KR950021516A (ko) 반도체 집적회로 장치
JPH10335645A (ja) シリサイドを利用したスイッチング素子及びその製造方法
KR970003508A (ko) 반도체소자의 제조방법
KR100480586B1 (ko) 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법
KR19980056109A (ko) 반도체 소자의 게이트 전극 형성방법
KR940022901A (ko) 폴리사이드 게이트
KR970072079A (ko) 살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법
KR980005644A (ko) 반도체 소자의 실리사이드 형성방법
KR19980015743A (ko) 폴리사이드 게이트 형성방법
KR950030239A (ko) 실리사이드막 형성 방법
KR980005678A (ko) 반도체 소자의 폴리사이드 구조 및 그의 형성방법
KR980005643A (ko) 반도체 소자의 실리사이드 형성방법
KR970077345A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee