KR940006791B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR940006791B1
KR940006791B1 KR1019910012603A KR910012603A KR940006791B1 KR 940006791 B1 KR940006791 B1 KR 940006791B1 KR 1019910012603 A KR1019910012603 A KR 1019910012603A KR 910012603 A KR910012603 A KR 910012603A KR 940006791 B1 KR940006791 B1 KR 940006791B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
circuit
semiconductor device
vcc
Prior art date
Application number
KR1019910012603A
Other languages
English (en)
Other versions
KR920003653A (ko
Inventor
히로시 마야모도
Original Assignee
미쓰비시뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시뎅끼 가부시끼가이샤
Publication of KR920003653A publication Critical patent/KR920003653A/ko
Application granted granted Critical
Publication of KR940006791B1 publication Critical patent/KR940006791B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

반도체 장치
제1도는 본 발명의 한 실시예에 의한 반도체장치의 구성도.
제2도는 제1도의 파워온리세트(power on reset) 신호발생회로의 구성도.
제3도는 제2도의 회로의 동작파형도.
제4도는 본 발명의 다른 실시예에 의한 반도체장치의 구성도.
제5도는 본 발명의 또다른 실시예에 의한 반도체장치의 구성도.
제6도는 종래의 반도체장치의 구성도.
제7도는 일반적인 파워온리세트 신호발생회로의 구성도.
제8도는 제7도의 회로의 동작파형도.
제9도는 제6도중의 파워온리세트 신호발생회로의 구성도.
제10도는 제9도의 회로의 동작설명도이다.
* 도면의 주요부분에 대한 부호의 설명
Vcc(ext) : 외부전원전압 VDC : 전원전압변환회로
Vcc(int. Vcc(int1) 및 Vcc(int2) : 내부전원전압
PORG 및 PORa : 신호발생회로 1, 1a, 1b 및 1c : 반도체장치
POR : 파워온리세트신호 CG : 제어신호 발생회로
OD : 출력드라이버회로 MCA : 메모리셀어레이
2∼5 : MOS인버터 6,7 : MOS다이오드
8,9 : MOS 트랜지스터
10∼12 : 캐패시터, 또한, 도면중 동일부호는 동일 또는 상당부분을 표시한다.
본 발명은 반도체장치에 관하고, 특히 전원전압변환회로와 파워온리세트신호 발생회로와를 구비한 반도체장치에 관한것이다.
근년, 반도체장치의 동작속도의 향상과 집적도의 향상을 위하여 반도체장치에 사용되는 MOS 트랜지스터의 게이트길이 미세화가 행하여지고 있다.
그러나, MOS 트랜지스터의 게이트길이를 미세화하면 게이트산화막 중에의 핫일렉트론의 트랩핑에 의하여 MOS 트랜지스터의 신뢰성이 저하한다.
이것을 방지하기 위하여 MOS 트랜지스터에 인가되는 전원전압을 낮게 하는것이 시도되고 있다.
그러나, 통상 반도체장치에 공급되는 전원전압 5V이므로, 이 전원전압을 그대로 반도체장치내부의 MOS트랜지스터에 인가하면 상기와 같이 MOS 트랜지스터의 신뢰성이 저하한다.
그래서 반도체장치 내부에 전원전압 변환회로를 설치하여 반도체장치에 외부로부터 공급되는 전원전압을 강압하여 반도체장치 내부에 공급하는 것이 행하여지고 있다.
제6도는 IEEE 저널, 오프, 솔리드스테이트 서키트 Vol, 24 No.5(1989년 10월) P.1170∼1175에 표시된 종래의 반도체장치의 한예로서의 종래의 다이내믹 RAM의 구성을 표시하는 도면이다. 또한, 제6도는 상기 문헌에 표시된 도면을 간략화하여 표시하고 있다.
도면에 있어서 다이내믹 RAM 칩(1)에는 칩외부로부터, 외부전원전압[Vcc(ext)], 접지전위(Vss), 제어신호() 어드레스(Add) 및 입력 데이터(Din)가 인가되고, 다이내믹 RAM 칩(1)으로부터 외부로 출력데이터(Dout)가 공급된다.
MCA는 메모리셀어레이, CG는 제어신호 발생회로,OD는 출력드라이버이다.
또, PORG는 전원전압투입시에 일정기간 제어신호(파워온리세트신호)를 발생하는 파워온리세트 신호발생회로이다.
또, VDC는 다이내믹 RAM 칩(1)에 외부로부터 공급되는 외부전원전압[Vcc(ext)]를 받아서, 이것을 감압한 내부전원전압[Vcc(int)]을 발생하는 전원전압변환회로이고, 여기서 발생된내부전원전압[Vcc(int)]이 메모리셀어레이, MCAl제어신호 발생회로(CG), 및 파워온리세트신호 발생회로(PORG)에 공급되고 있다.
한편, 출력드라이버회로(CD)에는 외부전원전압[Vcc(ext)]이 공급되어있다.
통상 외부전원전압[Vcc(etx)]은 5V이고, 내부전원전압[Vcc(int)]은 외부전원전압[Vcc(ext)]이 3∼4V이상의 범위에서는 3∼4V의 거의 일정한 전압으로 된다.
또, 출력데이터(Oout)의 판정의 규격치는 통상 하이레벨 2.4V 이상, 로우레벨 0.4V 이하이고, 이것을 만족하기 위하여 출력드라이버(OD)에는 외부전원전압[Vcc(ext)]이 공급되고 있다.
제6도의 파워온리세트신호 발생회로(PORG)로서는 예를들면 특개소 63-246919호 공보에 표시되는 것이있고, 이것을 제7도에 표시한다.
도면에 있어서 2∼5는 MOS 인버터, 6∼7은 MOS 다이오드, 8∼9는 MOS 트랜지스터,10∼12는 캐패시터이고, 노드(N3)로부터 파워온리세트신호(POR)가 발생된다.
다음에, 제7도의 회로의 동작을 동작파형도인 제8도를 참조하여 설명한다.
시각(tl)이전에는 제7도의 회로의 모든 노드는 접지전위로 되어 있다. 시각(tl)에 전원전압(Vcc)이 접지전위로부터 상승하면, 캐패시터(10)의 커플링(coupling)에 의하여 노드(Nl)가 하이레벨로 된다. 이것에 수반하여 노드(N2)는 로우레벨 그대로 되고 따라서 파워온리세트신호[POR(N3)]가 하이레벨로 된다.
이때 캐패시터(12)는 아직 충분하게 충전되어 있지 않았기 때문에 노드(N4)는 로우레벨 그대로이고, MOS 트랜지스터(8)는 오프로 되고 노드(Nl)의 하이레벨이 유지된다.
캐패시터(12)는 MOS 다이오드(6 및 7)를 통하여 충전되지만, 시각(t2)에 노드(N4)의 전위가 MOS 트랜지스터(8)의 스레숄드전압을 초과하면 MOS 트랜지스터(8)가 온이되어 노드(Nl)는 방전되여 로우레벨로되고 따라서 노드(N2)는 하이레벨로 되고 파워온리세트신호(POR)가 로우레벨로 된다.
제6도에 표시하는 바와 같이 파워온리세트신호(POR)는 제어신호발생회로(CG)에 접속되고, 전원투입시에 도시하지 않는 전위불확정노드의 전위의 설정등을 행한다.
제7도 및 제8도를 사용한 파워온리세트신호 발생회로(PORG)의 설명에 있어서는 전원전압(Vcc)을 외부전원전압[Vcc(ext)], 혹은 내부전원전압(Vcc(int)]과 구별하지 않고 일반적으로 취급하고 있었다.
그러나, 종래의 제6도에 표시한 다이내믹 RAM에 있어서는 내부전원전압[Vcc(int)]이 접속되어 있다(제9도 참조).
제10도(a)에 일반적인 전원전압변환회로의 전원전압인가시의 특성을 표시하고, 동도(b)에 이때의 파워온리세트신호의 파형을 표시한다.
도면에 있어서 시각(t3)에 외부전원전압[Vcc(ext)]이 상승하고 시각(t6)에 일정레벨에 도달한다. 이것에 수반하여 내부전원전압[Vcc(int)]도 상승하지만 일반적으로 내부전원전압[Vcc(int)]의 상승에는 시간이 걸리기 때문에 시각(t7)으로 되어 비로서 일정레벨에 도달한다.
통상, 외부전원전압[Vcc(ext)]의 상승시간(t6-t3)은 1μs-1ms이고, 이것에 대하여 내부전원전압[Vcc(int)]의 상승시간(t7-t3)은 10μs-10ms 정도로 된다.
한편, 제6도에 표시하는 파워온리세트신호 발생신호에 있어서 동회로에 인가되는 전원전압의 상승시간이 짧을 경우에는 제10도(b)의 b1에 표시하는 바와 같이 정상적인 전압의 파워온리세트신호가 발생되지만 전원전압의 상승시간이 길 경우에는 동도 b2에 표시하는 바와 같이 정상적인 파워온리세트신호가 발생되지 않는다.
따라서 제9도에 표시하는 바와 같이 파워온리세트신호 발생회로에 인가되는 전원전압이 내부전원전압[Vcc(int)]일 경우에는 파워온리세트신호가 정상적으로 발생하지 않고, 전원투입시의 전압불확정 노드의 전위의 설정등을 할 수 없고, 반도체장치가 오동작할 가능성이 있다는 문제가 있었다.
이 발명은 상기와 같은 문제점을 해소하기 위하여 이루어진 것이며 반도체장치내의 전원도입시에 파워온리세트신호가 정상적인 펄스로 발생하고 전위불확정인 노드의 전위의 설정을 행할 수가 있고, 오동작을 방지할 수 있는 반도체장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 반도체장치는 외부전원전압을 내부전원전압으로 변환하는 전원전압변환회로와 전원전압의 인가에 응답하여 소정기간 신호를 발생하는 신호발생회로와를 구비하고, 상기 신호 발생회로에 외부전원전압을 공급한 것이다.
본 발명에 있어서의 반도체장치는 전원전압의 인가에 응답하여 소정기간 신호를 발생하는 신호발생회로에 외부전원전압을 공급하도록 한 것이므로 상기 신호가 정상적으로 발생되고, 상기 반도체장치내의 전원투입시에 전위불확정한 노드의 전위설정이 확실하게 행하여지고, 반도체장치의 오동작을 방지할 수 있다.
[실시예]
아래, 본 발명의 한 실시예를 도면에 관하여 설명한다.
제1도는 본 발명의 한 실시예에 의한 반도체 장치로서의 다이내믹 RAM의 구성을 표시하는 도면이다.
도면에 있어서 다이내믹 RAM(1a)에는 칩외부로부터, 외부전원전압[Vcc(ext)], 접지 전위(Vss), 제어 신호(), 어드레스(Add) 및 입력데이터(Din)가 인가되고, 다이내믹 RAM 칩(1a)으로부터 외부에 출력데이터(Dout)가 공급된다. MCA는 메모리셀어레이, CG는 제어신호발생회로, OD는 출력드라이버회로이다.
또, PORGa는 전원전압 투입시에 일정시간제어신호(파워온리세트신호)를 발생하는 파워온리세트신호 발생회로이다.
또, VDC는 다이내믹 RAM 칩(1a)에 외부로부터 공급되는 외부전원전압[Vcc(ext)]을 받아서, 이것을 강압한 내부전원전압[Vcc(int)]을 발생하는 전원전압을 변환회로이고, 여기서 발생된 내부전원전압[Vcc(int)]이 메모리셀어레이(MCA) 및 제어신호발생회로(CG)에 공급되고 있다.
한편, 출력드라이버(OD) 및 파워온리세트 신호 발생회로(PORGa)에는 외부전원전압[Vcc(ext)]이 공급되고 있다. 통상 외부전원전압[Vcc(ext)]은 5V이고, 내부전원전압[Vcc(int)]은 외부전원전압[Vcc(ext)]이 3∼4V 이상의 범위에서는 3∼4V의 거의 일정한 전압으로 된다.
또, 출력데이터(Dout)의 판정의 규격치는 통상하이레벨에서 2.4V 이상, 로우레벨 0.4V 이하이고, 이것을 만족하기 위하여 출력드라이버(OD)에는 외부전원전압[Vcc(ext)]이 공급되고 있다.
제1도의 파워온리세트신호 발생회로(PORGa)의 예로서는 예를들면 제2도에 표시하는 것이 있다. 제2도의 회로는 제9도에 표시하는 회로와 거의 동일구성이므로 상세한 설명은 생략한다.
제9도와 다른점은 공급되는 전원전압이 제9도의 경우에는 내부전원전압[Vcc(int)]인 것에 대하여 제2도의 경우에는 외부전원전압[Vcc(ext)]인 것이다.
제2도의 파워온리세트신호 발생회로의 회로의 동작은 제3도의 동작파형도에 표시하는 바와 같이 시각(t4)에 외부전원전압[Vcc(ext)]이 상승하면 제7도 및 제8도에 관하여 설명한것과 마찬가지로 시간(t4)으로부터 시간(t5)의 기간 파워온리세트신호(POR)가 하이레벨로 된다.
이것에 의하여 제1도의 제어신호 발생회로(CG)내의 도시하지 않은 전원투입시에 전위불확정으로 되는 노드의 전위설정등이 행하여진다. 또한, 상기 실시예에서는 전원전압의 인가에 응답하여 소정기간 신호를 발생하는 회로로서 파워온리세트신호 발생회로에 관하여 설명하였으나, 이것은 다른회로이라도 좋다.
또, 상기 실시예에서는 출력드라이버에 외부전원전압이 공급될 경우에 관하여 설명하였으나, 제4도에 표시하는 바와 같이 출력드라이버회로에 내부전원전압이 공급될 경우에도 마찬가지의 효과를 발휘한다.
또, 상기 실시예에서는 다이내믹 RAM의 경우에 관하여 설명하였으나 다른 반도체장치의 경우에도 마찬가지의 효과를 발휘한다.
또, 상기 실시예에서는 내부전원전압이 한종류일 경우에 관하여 설명하였으나, 제5도에 표시하는 바와같이 내부전원전압이 복수종류 있어도 좋고, 이 경우에도 마찬가지의 효과를 발휘한다.
이상과 같이 본 발명에 의하면 외부전원전압으로부터 공급되는 외부전원전압을 내부전원전압으로 변환하는 전원전압변환회로와 전원전압의 인가에 응답하여 소정기간신호를 발생하는 신호발생회로와를 구비한 반도체장치에 있어서, 상기 신호발생회로에는 상기 외부전원전압이 공급되도록 한 것이므로 신호발생회로로부터 정상적인 펄스의 신호가 발생하고, 전원투입시의 전압불확정 노드의 전위의 설정을 할 수 있고, 반도체장치의 오동작을 방지할 수 있으며 전원전압인가시의 반도체장치의 동작을 확실하게 할 수 있다는 효과가 있다.

Claims (1)

  1. 외부전원으로부터 공급되는 외부전원전압을 내부전원전압으로 변환하는 전원전압변환회로와, 전원전압의 인가에 응답하여 소정기간 신호를 발생하는 신호 발생회로와를 구비한 반도체장치에 있어서, 상기 신호발생회로에는 상기 외부전원전압을 공급하도록 한것을 특징으로 하는 반도체장치.
KR1019910012603A 1990-07-31 1991-07-23 반도체 장치 KR940006791B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2204500A JP2527835B2 (ja) 1990-07-31 1990-07-31 半導体装置
JP90-204500 1990-07-31
JP2-204500 1990-07-31

Publications (2)

Publication Number Publication Date
KR920003653A KR920003653A (ko) 1992-02-29
KR940006791B1 true KR940006791B1 (ko) 1994-07-27

Family

ID=16491562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012603A KR940006791B1 (ko) 1990-07-31 1991-07-23 반도체 장치

Country Status (4)

Country Link
US (1) US5436586A (ko)
JP (1) JP2527835B2 (ko)
KR (1) KR940006791B1 (ko)
DE (1) DE4125086C2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131746B1 (ko) * 1993-12-01 1998-04-14 김주용 내부 강압전원 회로
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JPH08315570A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体記憶装置
US5557579A (en) * 1995-06-26 1996-09-17 Micron Technology, Inc. Power-up circuit responsive to supply voltage transients with signal delay
JP3938410B2 (ja) * 1996-04-16 2007-06-27 三菱電機株式会社 半導体集積回路
JP3497708B2 (ja) * 1997-10-09 2004-02-16 株式会社東芝 半導体集積回路
US6072358A (en) * 1998-01-16 2000-06-06 Altera Corporation High voltage pump circuit with reduced oxide stress
JPH11353870A (ja) * 1998-06-05 1999-12-24 Mitsubishi Electric Corp 半導体記憶装置
US6362669B1 (en) * 2000-04-10 2002-03-26 Xilinx, Inc. Structure and method for initializing IC devices during unstable power-up
JP4338548B2 (ja) * 2004-02-26 2009-10-07 Ｏｋｉセミコンダクタ株式会社 パワーオンリセット回路および半導体集積回路
US8004922B2 (en) * 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
DE102017107070A1 (de) 2017-04-03 2018-10-04 AccuPower Forschungs-, Entwicklungs- und Vertriebsgesellschaft mbH Kaskadierbare anordnung zum verschalten einer vielzahl von energiespeichern sowie verfahren zur steuerung der energieversorgung bei diesen energiespeichern

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414120A (en) * 1977-07-04 1979-02-02 Nippon Telegr & Teleph Corp <Ntt> Initial setting system for device
JP2741022B2 (ja) * 1987-04-01 1998-04-15 三菱電機株式会社 パワーオンリセツトパルス発生回路
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JP2772530B2 (ja) * 1988-12-05 1998-07-02 三菱電機株式会社 半導体集積回路装置
US4994869A (en) * 1989-06-30 1991-02-19 Texas Instruments Incorporated NMOS transistor having inversion layer source/drain contacts
JP2724893B2 (ja) * 1989-12-28 1998-03-09 三菱電機株式会社 半導体集積回路装置
JPH0474015A (ja) * 1990-07-13 1992-03-09 Mitsubishi Electric Corp 半導体集積回路装置
JPH04119600A (ja) * 1990-09-10 1992-04-21 Mitsubishi Electric Corp テストモード機能内蔵ダイナミックランダムアクセスメモリ装置
US5121358A (en) * 1990-09-26 1992-06-09 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with power-on reset controlled latched row line repeaters
JPH04341997A (ja) * 1991-05-20 1992-11-27 Mitsubishi Electric Corp 半導体メモリ装置
US5166545A (en) * 1991-07-10 1992-11-24 Dallas Semiconductor Corporation Power-on-reset circuit including integration capacitor
JPH05274876A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
DE4125086A1 (de) 1992-02-13
KR920003653A (ko) 1992-02-29
US5436586A (en) 1995-07-25
JPH0488518A (ja) 1992-03-23
JP2527835B2 (ja) 1996-08-28
DE4125086C2 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
US5936443A (en) Power-on reset signal generator for semiconductor device
JP2741022B2 (ja) パワーオンリセツトパルス発生回路
US5243233A (en) Power on reset circuit having operational voltage trip point
US5469099A (en) Power-on reset signal generator and operating method thereof
KR940006791B1 (ko) 반도체 장치
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
US7505300B2 (en) Nonvolatile semiconductor memory device using nonvolatile storage elements to which data can be written only once
KR100302589B1 (ko) 기준전압발생기의스타트업회로
US10839921B2 (en) Circuits for bleeding supply voltage from a device in a power down state
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
US7212059B2 (en) Level shift circuit
US4443720A (en) Bootstrap circuit
KR100243295B1 (ko) 반도체장치의 백 바이어스 발생기 및 그 발생방법
US20140321224A1 (en) Semiconductor device
US7262646B2 (en) Power-on reset circuit
US7498855B2 (en) Power-on clear circuit
KR100610005B1 (ko) 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법
KR890004763B1 (ko) 어드레스천이 검지회로
JP3279955B2 (ja) 半導体回路
CN113315496B (zh) 电压检测电路以及上电复位电路
KR200273612Y1 (ko) 노이즈에 강한 기판 바이어스전위 감지 장치
JP2000261304A (ja) 半導体装置
KR0120560B1 (ko) 고전압 발생회로
KR100295065B1 (ko) 반도체메모리장치의출력장치
KR940005430B1 (ko) 전원전압 강하시 리세트 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 17

EXPY Expiration of term