KR100610005B1 - 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법 - Google Patents

반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법 Download PDF

Info

Publication number
KR100610005B1
KR100610005B1 KR1020030058576A KR20030058576A KR100610005B1 KR 100610005 B1 KR100610005 B1 KR 100610005B1 KR 1020030058576 A KR1020030058576 A KR 1020030058576A KR 20030058576 A KR20030058576 A KR 20030058576A KR 100610005 B1 KR100610005 B1 KR 100610005B1
Authority
KR
South Korea
Prior art keywords
negative voltage
semiconductor memory
voltage generator
memory device
output terminal
Prior art date
Application number
KR1020030058576A
Other languages
English (en)
Other versions
KR20050021033A (ko
Inventor
최종현
서영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030058576A priority Critical patent/KR100610005B1/ko
Priority to US10/923,729 priority patent/US6906967B2/en
Publication of KR20050021033A publication Critical patent/KR20050021033A/ko
Application granted granted Critical
Publication of KR100610005B1 publication Critical patent/KR100610005B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 소자에서 동작모드에 따라 필요한 레벨의 네거티브 전압을 최적으로 생성하기 위하여 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법이 개시된다. 그러한 반도체 메모리 소자의 네거티브 전압 발생장치는 제1 및 제2 출력단을 갖는 네거티브 전압 발생기와; 상기 네거티브 전압 발생기의 상기 제1 출력단과 상기 제2 출력단 사이에 연결되며, 인가되는 제어신호에 응답하여, 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부를 구비함에 의해 동작모드에 따라 보다 안정되고 효율적인 네거티브 전압의 생성이 달성된다.
반도체 메모리 소자, 테스트, 네거티브 전압 발생장치, 모드 레지스터 세트

Description

반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법{Negative drop voltage generator for use in semiconductor memory device and control method for generating negative drop voltage}
도 1은 본 발명의 제1 실시예에 따른 네거티브 전압 발생장치의 블록도
도 2 및 도 3은 본 발명에서 적용되는 노말 동작 및 테스트 동작시의 제1,2 네거티브 전압의 생성레벨을 각기 보여주는 그래프들
도 4 및 도 5는 본 발명의 제2,3 실시예들에 따른 네거티브 전압 발생장치의 블록도들
본 발명은 반도체 메모리 소자의 동작에 필요한 전압인가에 관한 것으로, 특히 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법에 관한 것이다.
다이나믹 랜덤 억세스 메모리(이하 "디램", DRAM)등과 같은 휘발성 반도체 메모리는 유우저의 요구에 부응하여 시일이 갈수록 고속 동작화되고 그의 칩 사이즈 또한 집적도의 증가를 위해 축소화되고 있다.
하나의 억세스 트랜지스터와 하나의 스토리지 커패시터로 이루어진 단위 메모리 셀을 복수로 갖는 디램에서는, 기판 또는 벌크 바이어스(bulk bias) 전압을 생성하기 위한 벌크 바이어스 전압 발생기(bulk bias voltage generator)가 통상적으로 채용된다. 벌크 바이어스 전압(이하 "VBB")이 전원전압(VDD)에 대하여 음(negative)의 전압 레벨을 가지기 때문에 상기 벌크 바이어스 전압 발생기는 네거티브 전압발생기(negative drop voltage generator)로서도 칭해지고 있다. 상기 벌크 바이어스 전압(VBB)이 통상의 실리콘 기판 또는 벌크에 공급되는 이유는 크게 3가지로 분류된다.
첫째는 반도체 메모리 소자내의 회로구성 소자들의 pn접합(junction)이 부분적으로 순방향(forward) 바이어스를 이루게 되는 것을 방지하여 메모리 셀의 데이터 손실이나 래치-업(latch-up) 현상 등을 방지하기 위함이다. 둘째는 백 게이트 효과(back gate effect)에 따른 모오스 트랜지스터의 문턱(threshold)전압의 변화를 감소시켜 소자의 안정화를 도모하기 위함이다. 셋째는 기생 모오스 트랜지스터의 문턱전압을 높임으로써 필드 옥사이드 층 아래의 채널 스톱 임플란트(channel stop implant)의 농도를 높일 필요성을 적게 하고, 역 바이어스가 인가되게 함으로써 모오스 트랜지스터의 pn 접합 용량이 감소되도록 하여 동작속도를 향상시키기 위함이다.
한편, 디램에 있어서 리프레쉬(refresh) 성능향상을 위한 여러 가지 방법중 의 하나로서는 프리차아지시 셀 트랜지스터의 게이트 전압인 워드라인 전압을 네거티브 레벨로 인가하는 네거티브 워드라인 구동스킴(scheme)이 본 분야에서 알려져 있다. 그러한 구동스킴을 채용한 디램에서는 상기 벌크 바이어스 전압(VBB1)이외에 워드라인 구동용 네거티브 전압(VBB2)이 또한 필요해진다. 따라서, 단일의 네거티브 전압 발생기를 채용하여 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)을 함께 얻거나 각기 별도의 네거티브 전압 발생기를 채용하여 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)를 독립적으로 얻는 방식이 반도체 메이커에 의해 선택적으로 사용되어져 왔다.
하나의 네거티브 전압 발생기를 통해 벌크 바이어스 전압과 워드라인 구동용 네거티브 전압을 함께 얻거나, 각기 전용의 네거티브 전압 발생기를 통해 벌크 바이어스 전압과 워드라인 구동용 네거티브 전압을 독립적으로 얻는 양자 어느 경우에라도, 네거티브 전압발생기를 보다 효율적으로 제어하여 보다 리플(ripple)이 보다 감소되고 안정화된 네거티브 전압을 생성하는 것은 반도체 메모리 소자의 성능 향상을 위해 매우 중요한 일임에 틀림없다.
본 분야에서 알려진 바로서, 반도체 메모리 소자의 제조공정들 중에서 행해지는 EDS(Electrical Die Sorting) 테스트는 반도체 메모리 소자에 대하여 실제의 사용환경보다 높은 전압 스트레스 또는 높은 온도 스트레스를 일정시간 동안 인가하는 테스트로서 알려져 있다. 스트레스의 인가 후에 반도체 메모리 소자의 전기적 특성이 평가되고, 초기 결함이나 정규분포에서 벗어나는 특성을 가지는 연약 셀(weak cell)을 내포한 칩(chip)은 스크리닝된다.
그러한 테스트 시에 상기 벌크 바이어스 전압(VBB1)은 반도체 메모리 소자에 대한 가혹(severe) 테스트를 위해 노말 동작시에 설정된 벌크 바이어스 전압(VBB1)의 레벨보다 낮게 인가될 필요가 있다. 보다 구체적으로, 리프레쉬 특성테스트와 관련하여 tRDL(Last data in to row precharge)테스트 시에는 좀더 나쁜 조건에서 칩을 스크리닝하기 위하여 메모리 셀을 구성하는 셀 트랜지스터의 벌크 바이어스 전압(VBB1)은 노말 동작시에 설정된 벌크 바이어스 전압의 레벨보다 보다 더 낮게 인가된다. 그런데, 네거티브 전압 발생기들을 모두 함께 구동하는 경우에 워드라인 구동용 네거티브 전압 발생기도 설정된 전압레벨보다 더 낮은 레벨의 네거티브 전압(VBB2)을 발생하게 된다. 결국, 벌크 바이어스용 네거티브 전압 발생기로부터 발생되는 네거티브 전압(VBB1)을 낮게 하는 경우에 워드라인 구동용 네거티브 전압 발생기에서도 설정된 전압레벨보다 낮은 네거티브 전압(VBB2)이 동반적으로 생성되어버리는 문제가 있게 된다.
한편, 상기 반도체 메모리 소자의 노말 동작 모드에서는 상기 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 동일한 레벨로 설정되는 것이 보통이다. 그러므로, 메모리 테스트 모드에서는 테스트 신뢰성을 위해 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 다른 레벨로 발생되도록 하고, 노말 동작모드에서는 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 동일한 레벨로 발생되도록 하는 해결책이 요구된다.
또한, 하나 이상 채용된 네거티브 전압발생기를 보다 효율적으로 제어하여 리플이 감소되고 안정화된 네거티브 전압을 주어진 동작 모드에 따라 최적으로 생성할 수 있는 대책도 필요해진다.
그리고, 외부에서 특정한 신호를 인가함에 의해 동작 모드에 따라 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 같이 발생되도록 하거나 별도로 분리되게 발생되도록 하는 기술이 또한 요구된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법을 제공함에 있다.
본 발명의 다른 목적은 메모리 테스트 모드와 노말 동작 모드에 따라 서로 다른 레벨의 네거티브 전압을 생성할 수 있는 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 벌크 바이어스용 네거티브 전압(VBB1)을 낮게 하는 경우에 워드라인 구동용 네거티브 전압(VBB2)레벨의 동반 저하문제를 해결할 수 있는 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 메모리 테스트 모드에서는 테스트 신뢰성을 위해 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 다른 레벨로 발생되도록 하고, 노말 동작모드에서는 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 동일한 레벨로 발생되도록 하는 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 하나 이상 채용된 네거티브 전압발생기를 보다 효율적으로 제어하여 리플이 감소되고 안정화된 네거티브 전압을 주어진 동작 모드에 따라 최적으로 생성할 수 있는 네거티브 전압 발생장치를 제공함에 있다.
본 발명의 또 다른 목적은 외부에서 특정한 신호를 인가함에 의해 동작 모드에 따라 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 같이 발생되도록 하거나 별도로 분리되게 발생되도록 하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 메모리 테스트 신뢰성을 개선할 수 있는 네거티브 전압 발생장치를 제공함에 있다.
본 발명의 또 다른 목적은 칩에 인가되는 네거티브 전압의 레벨을 보다 안정하게 하게 제공할 수 있는 네거티브 전압 발생장치를 제공함에 있다.
본 발명의 또 다른 목적은 MRS(Mode Register Set)를 이용하여 디램내에 채용된 네거티브 전압 발생기들을 서로 연결하거나 분리할 수 있는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 네거티브 전압 발생기들이 원하는 방식으로 제어되도록 함에 의해 네거티브 전압의 관리를 보다 효율적으로 도모할 수 있는 방법을 제공함에 있다.
상기한 목적들의 일부를 달성하기 위한 본 발명의 일 양상(aspect)에 따라, 반도체 메모리 소자의 네거티브 전압 발생장치는, 제1 및 제2 출력단을 갖는 네거 티브 전압 발생기와; 상기 네거티브 전압 발생기의 상기 제1 출력단과 상기 제2 출력단 사이에 연결되며, 인가되는 제어신호에 응답하여, 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부를 구비함에 의해, 동작 모드에 따라 보다 안정되고 효율적인 네거티브 전압의 생성이 달성된다.
본 발명의 다른 양상에 따라, 반도체 메모리 소자의 네거티브 전압 발생장치는, 제1 출력단을 갖는 제1 네거티브 전압 발생기와; 상기 제1 네거티브 전압 발생기와 연결되며 제2 출력단을 갖는 제2 네거티브 전압 발생기와; 상기 제1,2 네거티브 전압 발생기들의 상기 제1 출력단과 상기 제2 출력단 사이에 연결되며, 인가되는 제어신호에 응답하여 제1 네거티브 전압과 제2 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부를 구비한다.
본 발명의 또 다른 양상에 따라, 제1 및 제2 출력단을 갖는 네거티브 전압 발생기를 구비한 반도체 메모리 장치에서, 특정동작 모드동안에 네거티브 전압의 생성을 제어하는 방법은, 상기 특정 동작모드의 진입을 알리는 신호가 인가될 때 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하는 단계와; 상기 특정 동작모드의 해제를 알리는 신호가 인가될 때 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 서로 동일한 레벨로 발생되도록 하는 단계를 가짐을 특징으로 한다.
본 발명의 또 다른 양상에 따라, 제1 출력단을 갖는 제1 네거티브 전압 발생 기와, 제2 출력단을 갖는 제2 네거티브 전압 발생기를 구비한 반도체 메모리 장치에서, 특정동작 모드동안에 네거티브 전압의 생성을 제어하는 방법은, 상기 특정 동작모드의 진입을 알리는 신호가 인가될 때 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하는 단계와; 상기 특정 동작모드의 해제를 알리는 신호가 인가될 때 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 서로 동일한 레벨로 발생되도록 하는 단계를 가짐을 특징으로 한다.
바람직하기로, 상기 제1 출력단을 통해 발생되는 네거티브 전압의 레벨은 상기 제2 출력단을 통해 발생되는 네거티브 전압의 레벨보다 낮으며, 상기 반도체 메모리 장치의 셀 트랜지스터가 형성된 벌크영역에 인가되어질 수 있다. 또한, 상기 특정 동작모드의 진입을 알리는 신호는 상기 반도체 메모리 소자의 테스트시 모드 레지스터 세트를 통해 인가되는 미리 설정된 코드신호일 수 있다.
이하에서는 본 발명의 반도체 메모리 소자의 네거티브 전압 발생장치 및 네거티브 전압 생성제어방법에 대한 바람직한 실시 예들이 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.
먼저, 도 1은 본 발명의 제1 실시예에 따른 네거티브 전압 발생장치의 블록도이다. 도면을 참조하면, 제1 출력단(VBB1)및 제2 출력단(VBB2)을 갖는 네거티브 전압 발생기(50)와, 상기 네거티브 전압 발생기(50)의 상기 제1 출력단(VBB1)과 상 기 제2 출력단(VBB2) 사이에 드레인-소오스 채널이 연결된 엔형 모오스 트랜지스터(NM1)가 보여진다. 상기 엔형 모오스 트랜지스터(NM1)는 인가되는 제어신호(MRS)에 응답하여 턴온 또는 턴오프된다.
상기 트랜지스터(NM1)가 턴오프 되는 경우에는 네거티브 전압이 상기 제1,2 출력단(VBB1,VBB2)을 통하여 각기 서로 다른 레벨로 발생된다. 즉, 제1 출력단(VBB1)에는 상기 네거티브 전압 발생기(50)의 네거티브 차아지 펌프(30)로부터 제공된 제1 네거티브 전압(VBB1)또는 패드(PD1)을 통해 제공된 제1 네거티브 전압(VBB1)이 나타나고, 제2 출력단(VBB2)에는 패드(PD2)만을 통해 제공된 제2 네거티브 전압(VBB2)가 나타난다. 메모리 테스트 모드의 경우에 상기 트랜지스터(NM1)는 턴오프 되고, 본 발명에서 적용되는 테스트 동작시의 제1,2 네거티브 전압의 생성레벨을 보인 도 3에서와 같이, 제1 네거티브 전압(VBB1)은 테스트의 신뢰성을 위해 제2 네거티브 전압(VBB2)의 레벨보다 훨씬 낮게 발생된다.
상기 트랜지스터(NM1)가 턴온 되는 경우에는 네거티브 전압이 상기 제1,2 출력단(VBB1,VBB2)을 통하여 동일한 레벨로 발생된다. 즉, 제1 출력단(VBB1)과 제2 출력단(VBB2)은 상기 트랜지스터(NM1)를 통해 전기적으로 접속되어 있으므로, 제1 네거티브 전압(VBB1)의 레벨과 제2 네거티브 전압(VBB2)의 레벨은 동일하게 된다. 메모리의 노말동작 모드의 경우에 상기 트랜지스터(NM1)는 턴온되고, 본 발명에서 적용되는 노말 동작시의 제1,2 네거티브 전압의 생성레벨을 보인 도 2에서와 같이, 제1 네거티브 전압(VBB1)과 제2 네거티브 전압(VBB2)은 서로 동일한 레벨로서 생성된다.
상술한 바와 같이, 단일의 네거티브 전압 발생기(50)를 구비하는 반도체 메모리 소자의 경우에 있어서, 엔형 모오스 트랜지스터(NM1)로 이루어진 전압 분리/통합부(100)를 구비함에 의해, 동작 모드에 따라 보다 안정되고 효율적인 네거티브 전압의 생성이 달성됨을 알 수 있다.
한편, 상기 네거티브 전압 발생기(50)의 세부적 구성은 본 분야에서 공지이다. 첨족같지만 설명하면, 다음과 같다. 네거티브(음) 전압 발생기(50)는 디텍터(10), 오실레이터(20), 및 네거티브 차아지 펌프(30)로 이루어진다. 레벨 검출을 위한 디텍터(10)는 피드-백(feed-back)으로 수신되는 네거티브 전압을 검출하여 네거티브 전압의 레벨 상승 또는 하강의 정도를 나타내는 검출신호를 출력한다. 오실레이터(20)는 상기 디텍터(10)로부터 출력된 검출신호에 따라 대응되는 펌핑용 클럭신호를 발생한다. 상기 차아지 펌프(30)는 상기 펌핑용 클럭신호에 응답하여 전하펌핑 동작을 수행함에 의해 설정된 네거티브 전압레벨을 가지는 네거티브 전압을 출력한다.
도 4 및 도 5는 본 발명의 제2,3 실시예들에 따른 네거티브 전압 발생장치의 블록도들이다.
먼저 도 4를 참조하면, 제1 출력단(VBB1)을 갖는 제1 네거티브 전압 발생기(50)와, 상기 제1 네거티브 전압 발생기(50)와 연결되며 제2 출력단(VBB2)을 갖는 제2 네거티브 전압 발생기(70)와, 상기 제1,2 네거티브 전압 발생기들(50,70)의 상기 제1 출력단(VBB1)과 상기 제2 출력단(VBB2) 사이에 연결된 전압 분리/통합부(100)의 연결구성이 보여진다. 도 1의 구성과는 구별되게 도 4에서는 제2 네거티 브 전압 발생기(70)가 존재한다. 상기 제2 네거티브 전압 발생기(70)내의 차아지 펌프(60)는 상기 제1 네거티브 전압 발생기(50)의 디텍터(10)에 연결되어 있기 때문에, 벌크 바이어스용 네거티브 전압 발생기(50)로부터 발생되는 네거티브 전압(VBB1)을 낮게 하는 메모리 테스트 모드의 경우에 종래에는 워드라인 구동용 네거티브 전압 발생기(70)에서도 설정된 전압레벨보다 낮은 네거티브 전압(VBB2)이 동반적으로 생성되어버리는 문제가 있어 왔다. 그러한 문제는, 인가되는 제어신호(MRS)에 응답하여 제1 네거티브 전압(VBB1)과 제2 네거티브 전압(VBB2)이 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부(100)에 의해 완전히 해결된다. 예를 들어, 메모리 테스트 모드에서 상기 전압 분리/통합부(100)가 전압 분리동작을 행할 경우에 상기 제2 출력단(VBB2)에 연결된 도 1과 같은 네거티브 전압 수신용 패드(PD2)를 통해 제1 네거티브 전압(VBB1)의 레벨보다 높은 제2 네거티브 전압(VBB2)이 제공될 수 있다.
도 4에서는 네거티브 전압의 동반 감소문제가 해결되며, MRS(Mode Register Set)를 이용하여 네거티브 전압 발생기들을 서로 연결하거나 분리함에 의해 네거티브 전압 발생기들이 원하는 방식으로 제어된다. 이에 따라 효율적인 네거티브 전압의 관리가 도모된다. 도 4의 경우에도, 엔형 모오스 트랜지스터(NM1)가 턴오프되면, 도 3에서 보여지는 바와 같이, 서로 다른 레벨의 제1,2 네거티브 전압이 얻어진다. 한편, 엔형 모오스 트랜지스터(NM1)가 턴온되면, 도 2에서 보여지는 바와 같이, 서로 같은 레벨의 제1,2 네거티브 전압이 얻어진다.
도 5를 참조하면, 도 4의 구성과는 달리 제1 네거티브 전압 발생기(50)의 동작과는 별도로 동작하는 제2 네거티브 전압 발생기(51)의 구성이 보여진다. 여기서도, 상기 제1,2 네거티브 전압 발생기들(50,51)의 상기 제1 출력단(VBB1)과 상기 제2 출력단(VBB2) 사이에는 엔형 모오스 트랜지스터(NM1)로 이루어진 전압 분리/통합부(100)가 연결된다. 도 5의 경우에도 MRS(Mode Register Set)를 이용하여 서로 독립적으로 동작하는 네거티브 전압 발생기들(50,51)을 서로 연결하거나 분리함에 의해 네거티브 전압 발생기들은 원하는 방식으로 제어된다. 유사하게, 상기 엔형 모오스 트랜지스터(NM1)가 턴오프되면, 도 3에서 보여지는 바와 같이, 서로 다른 레벨의 제1,2 네거티브 전압이 얻어지는 한편, 엔형 모오스 트랜지스터(NM1)가 턴온되면, 도 2에서 보여지는 바와 같이, 서로 같은 레벨의 제1,2 네거티브 전압이 얻어진다.
따라서, 메모리 테스트 모드에서는 리프레쉬 동작에 관련된 정확한 테스트 커버리지 구현이 보장되어 테스트 신뢰성이 개선되고, 노말 동작 모드에서는 하나의 전압레벨로 통합된 네거티브 전압을 제공하는 것에 의해 네거티브 전압의 안정성이 보장되고 리플이 줄어든다.
본 발명의 실시예들에서 테스트 모드와 노말 동작모드에 따라 구별되게 제공되는 신호는 MRS(Mode Register Set)를 이용하여 제공되었다. 상기 MRS 는 미리 설정된 고유한 기능을 수행하기 위해 디램 칩내에 채용되어 있는 회로소자이다. 본 발명의 실시예에서는 규정된 코드를 외부입력으로서 인가하는 것이 아니라, 미 규정된 코드들 중에서 선택한 코드를 이용하여 네거티브 전압 발생기들의 전압 분리 및 연결이 행해진다. 외부에서 모드 레지스터 세트(MRS) 명령을 인가하는 방법 이외에도, 퓨즈를 프로그래밍하거나, 특정한 패드(pad)에 전압을 인가하는 방법도 고려될 수 있다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 네거티브 전압 발생기들의 연결 및 분리를 하는 구체적 방법이나 회로의 세부적 연결구조를 변경할 수 있음은 물론이다.
상기한 바와 같이, 벌크 바이어스용 네거티브 전압(VBB1)을 낮게 하는 경우에 워드라인 구동용 네거티브 전압(VBB2)레벨의 동반 저하문제를 해결하는 본 발명에 따르면, 메모리 테스트 모드에서는 테스트 신뢰성을 위해 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 다른 레벨로 발생되도록 하고, 노말 동작모드에서는 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 서로 동일한 레벨로 발생되도록 하는 효과가 있다. 따라서, 메모리 테스트 신뢰성이 개선되고, 칩에 인가되는 네거티브 전압의 레벨을 보다 안정하게 하게 제공하는 이점이 있다.
또한 본 발명에 따르면, 하나 이상 채용된 네거티브 전압발생기를 보다 효율적으로 제어함에 의해 리플이 감소되고 안정화된 네거티브 전압을 주어진 동작 모 드에 따라 최적으로 생성할 수 있고, MRS(Mode Register Set)를 이용하여 특정한 신호를 인가하는 것에 의해 벌크 바이어스 전압(VBB1)과 워드라인 구동용 네거티브 전압(VBB2)이 같이 발생되도록 하거나 별도로 분리되게 발생하는 효과가 있다.

Claims (15)

  1. 제1 및 제2 출력단을 갖는 네거티브 전압 발생기와;
    상기 제2 출력단에 연결되며 반도체 메모리 소자의 테스트시 네거티브 전압을 수신하기 위한 네거티브 전압 수신용 패드와;
    상기 네거티브 전압 발생기의 상기 제1 출력단과 상기 제2 출력단 사이에 연결되며, 인가되는 제어신호에 응답하여, 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부를 구비함을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 발생장치.
  2. (삭제)
  3. 제1항에 있어서, 상기 인가되는 제어신호는 상기 반도체 메모리 소자의 테스트시 모드 레지스터 세트를 통해 인가되는 신호임을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 발생장치.
  4. 제1 출력단을 갖는 제1 네거티브 전압 발생기와;
    상기 제1 네거티브 전압 발생기와 연결되며, 상기 제1 네거티브 전압 발생기내의 디텍터를 공유하며, 제2 출력단을 갖는 제2 네거티브 전압 발생기와;
    상기 제1,2 네거티브 전압 발생기들의 상기 제1 출력단과 상기 제2 출력단 사이에 연결되며, 인가되는 제어신호에 응답하여 제1 네거티브 전압과 제2 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부를 구비하여 상기 전압 분리/통합부에 의한 전압 분리시 상기 제2 네거티브 전압 발생기가 상기 제1 네거티브 전압 발생기의 네거티브 전압의 레벨보다 높은 네거티브 전압을 발생함을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 발생장치.
  5. (삭제)
  6. 제4항에 있어서, 상기 인가되는 제어신호는 상기 반도체 메모리 소자의 테스트시 모드 레지스터 세트를 통해 인가되는 신호임을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 발생장치.
  7. 제1 출력단을 갖는 제1 네거티브 전압 발생기와;
    제2 출력단을 가지며, 상기 제1 네거티브 전압 발생기와는 독립적으로 동작하는 제2 네거티브 전압 발생기와;
    상기 제1,2 네거티브 전압 발생기들의 상기 제1 출력단과 상기 제2 출력단 사이에 연결되며, 인가되는 제어신호에 응답하여 제1 네거티브 전압과 제2 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하거나 서로 동일한 레벨로 발생되도록 하는 전압 분리/통합부를 구비하여, 반도체 메모리 소자의 테스트시 상기 제2 네거티브 전압 발생기가 상기 제1 네거티브 전압 발생기의 네거티브 전압의 레벨보다 높은 네거티브 전압을 발생함을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 발생장치.
  8. (삭제)
  9. 제7항에 있어서, 상기 인가되는 제어신호는 상기 반도체 메모리 소자의 테스트시 모드 레지스터 세트를 통해 인가되는 신호임을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 발생장치.
  10. 제1 및 제2 출력단을 갖는 네거티브 전압 발생기를 구비한 반도체 메모리 소자에서, 특정동작 모드동안에 네거티브 전압의 생성을 제어하는 방법에 있어서:
    상기 특정 동작모드의 진입을 알리는 신호가 인가될 때 상기 특정 동작모드에서 필요한 네거티브 전압이 상기 반도체 메모리 소자의 외부에서 네거티브 전압 패드를 통해 수신되어 상기 반도체 메모리 소자의 셀 트랜지스터가 형성된 벌크에 인가되어지도록 하기 위해 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하는 단계와;
    상기 특정 동작모드의 해제를 알리는 신호가 인가될 때 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 서로 동일한 레벨로 발생되도록 하는 단계를 가짐을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 생성제어방법.
  11. (삭제)
  12. 제10항에 있어서, 상기 특정 동작모드의 진입을 알리는 신호는 상기 반도체 메모리 소자의 테스트시 모드 레지스터 세트를 통해 인가되는 신호임을 특징으로 하는 네거티브 전압 생성제어방법.
  13. 제1 출력단을 갖는 제1 네거티브 전압 발생기와, 제2 출력단을 갖는 제2 네거티브 전압 발생기를 구비한 반도체 메모리 소자에서, 특정동작 모드동안에 네거티브 전압의 생성을 제어하는 방법에 있어서:
    상기 반도체 메모리 소자의 테스트시 모드 레지스터 세트를 통해 인가되는 미리 설정된 코드 신호에 의해 특정 동작모드의 진입을 알리는 신호가 인가될 때, 상기 제1 출력단을 통해 발생되는 네거티브 전압의 레벨이 상기 제2 출력단을 통해 발생되는 네거티브 전압의 레벨보다 낮으며 상기 반도체 메모리 장치의 셀 트랜지스터가 형성된 벌크 영역에 인가되어지도록 하기 위해 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 각기 서로 다른 레벨로 발생되도록 하는 단계와;
    상기 특정 동작모드의 해제를 알리는 신호가 인가될 때 상기 네거티브 전압이 상기 제1,2 출력단을 통하여 서로 동일한 레벨로 발생되도록 하는 단계를 가짐을 특징으로 하는 반도체 메모리 소자의 네거티브 전압 생성제어방법.
  14. (삭제)
  15. (삭제)
KR1020030058576A 2003-08-25 2003-08-25 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법 KR100610005B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030058576A KR100610005B1 (ko) 2003-08-25 2003-08-25 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법
US10/923,729 US6906967B2 (en) 2003-08-25 2004-08-24 Negative drop voltage generator in semiconductor memory device and method of controlling negative voltage generation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030058576A KR100610005B1 (ko) 2003-08-25 2003-08-25 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법

Publications (2)

Publication Number Publication Date
KR20050021033A KR20050021033A (ko) 2005-03-07
KR100610005B1 true KR100610005B1 (ko) 2006-08-09

Family

ID=34214665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030058576A KR100610005B1 (ko) 2003-08-25 2003-08-25 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법

Country Status (2)

Country Link
US (1) US6906967B2 (ko)
KR (1) KR100610005B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704545B2 (en) 2015-07-31 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor memory device and a method of operating a bit line sense amplifier of the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006025099A1 (ja) * 2004-08-31 2008-05-08 スパンション エルエルシー 不揮発性記憶装置、およびその制御方法
US8004920B2 (en) 2007-05-29 2011-08-23 Micron Technology, Inc. Power saving memory apparatus, systems, and methods
US10867684B1 (en) * 2019-08-29 2020-12-15 Micron Technology, Inc. Driving access lines to target voltage levels

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725911B2 (ja) * 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
US6335893B1 (en) * 1997-06-16 2002-01-01 Hitachi, Ltd. Semiconductor integrated circuit device
US5905682A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
US6147914A (en) * 1998-08-14 2000-11-14 Monolithic System Technology, Inc. On-chip word line voltage generation for DRAM embedded in logic process
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704545B2 (en) 2015-07-31 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor memory device and a method of operating a bit line sense amplifier of the same

Also Published As

Publication number Publication date
US20050047221A1 (en) 2005-03-03
US6906967B2 (en) 2005-06-14
KR20050021033A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
KR100712091B1 (ko) 반도체 집적회로장치
US4115710A (en) Substrate bias for MOS integrated circuit
KR900004725B1 (ko) 전원전압 강하회로
KR100470997B1 (ko) 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
US6768689B2 (en) Semiconductor memory device
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
JP3807799B2 (ja) 半導体装置
US6266276B1 (en) Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device
JPH04111335A (ja) 温度検出回路および温度検出回路を備えた半導体装置
US5179535A (en) Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal
JP3970414B2 (ja) 半導体装置のバックバイアス発生器
KR100610005B1 (ko) 반도체 메모리 소자의 네거티브 전압 발생장치 및네거티브 전압 생성제어방법
JPH0249513B2 (ko)
KR19990060766A (ko) 반도체메모리장치의내부전압발생회로
US7298199B2 (en) Substrate bias voltage generating circuit for use in a semiconductor memory device
Martino et al. An on-chip back-bias generator for MOS dynamic memory
US9865327B1 (en) Semiconductor memory apparatus
US6377074B1 (en) Semiconductor device having a constant-current source circuit
KR100668739B1 (ko) 오실레이터 회로
JP3480309B2 (ja) 半導体記憶装置
KR100464400B1 (ko) 외부 전원 전압 대응 기판 전압 감지회로를 구비하는 기판 전압발생회로
JP2675638B2 (ja) 半導体集積回路
KR100480901B1 (ko) 반도체메모리의리프레쉬제어회로
KR0117405Y1 (ko) 커플링 효과를 이용한 내부전원전압 발생회로
JPS6216554B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14