JPH04111335A - 温度検出回路および温度検出回路を備えた半導体装置 - Google Patents

温度検出回路および温度検出回路を備えた半導体装置

Info

Publication number
JPH04111335A
JPH04111335A JP2229992A JP22999290A JPH04111335A JP H04111335 A JPH04111335 A JP H04111335A JP 2229992 A JP2229992 A JP 2229992A JP 22999290 A JP22999290 A JP 22999290A JP H04111335 A JPH04111335 A JP H04111335A
Authority
JP
Japan
Prior art keywords
temperature
detection circuit
power supply
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2229992A
Other languages
English (en)
Other versions
JP3158420B2 (ja
Inventor
Takashi Yamaguchi
孝志 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22999290A priority Critical patent/JP3158420B2/ja
Priority to DE69125437T priority patent/DE69125437T2/de
Priority to KR1019910015078A priority patent/KR940009349B1/ko
Priority to US07/753,134 priority patent/US5285418A/en
Priority to EP91114672A priority patent/EP0473193B1/en
Publication of JPH04111335A publication Critical patent/JPH04111335A/ja
Application granted granted Critical
Publication of JP3158420B2 publication Critical patent/JP3158420B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は温度検出回路に間し、特に半導体メモリ装置等
に用いられる内部電源降圧回路を制御する温度検出回路
に関する。
［従来の技術およびその問題点］ 近年、半導体集積回路、特に、半導体メモリ装置は種々
の関連技術の進・歩により集積密度を増加させている。
半導体メモリ装置には、最先端の微細加工技術が採用さ
れており、３年で４倍のメモリ容量を増加させる。とこ
ろが、４メガビットスタティックＲＡＭ　（４ＭＳＲＡ
Ｍ）や、１６メガビツトダイナミツクＲＡＭ　（１６Ｍ
ＤＲＡＭ）といった半導体メモリ装置においては、トラ
ンジスタの微細化にともないホットエレクトロンやゲー
ト酸化膜の劣化に基因するトランジスタ性能の劣化が深
刻な問題となってきている。そこで、このトランジスタ
の劣化を防止すべく半導体メモリ装置の内部電源を外部
電源よりも降圧させて使用することが研究されており、
半導体メモリ装置に電源内部降圧回路を搭載することが
検討されている。
かかる電源内部降圧回路を具備した従来の半導体メモリ
装置を第５図に示す。第５図において、ＶＣＣは外部電
源であり、通常は＋５Ｖが与えられる。１は電源内部降
圧回路て前述のＶＣＣレベルをＶＩＮＴ（＋３〜＋４Ｖ
程度）レベルまでで降圧する回路である。このＶＩＮＴ
レベルが周辺回路３やメモリセルアレイ４の電源として
供給されている。このように半導体メモリ装置の内部電
源を外部電源よりも降圧させることにより、トランジス
タの特性劣化を防ぐことが可能で、信頼性の高い半導体
装置を実現することができる。
ところで、−船釣に半導体製造メーカーは、半導体装置
の製造時、半導体装置の不良を出荷前に除去するために
選別を行う。更に初期不良を除去するために、バーン・
イン・テスト（ＢＴ）を実施することが多い。ここで、
バーン・イン・テストては、高温（＋１２０℃程度）、
高電圧（＋７Ｖ程度）の状態を半導体装置に長時間（数
〜数十時間）与えて、初期不良を除去する。
ところが、従来の半導体メモリ装置は、トランジスタの
信頼性を確保するために、外部電源を内部で降圧させて
使用しているので前述のバーン・イン・テスト時にも高
電圧が内部で低下してしまい、初期不良を効果的に除去
てきないという問題点を有する。
［問題点を解決するための手段］ 本願第１発明の要旨は、２つの電圧源間に接続され周囲
温度により電気特性の変化する素子と、該素子の電気特
性の変化を検出し、周囲温度か所定温度に達したとき出
力信号が反転する検出回路とを備えたことである。
本願第２発明の要旨は、外部から供給された電源電圧を
低下させ他の内部回路に低下した電源電圧を供給する電
源内部降圧回路を備えた半導体装置において、２つの電
圧源間に接続され周囲温度により電気特性の変化する素
子と、該素子の電気特性の変化を検出し周囲温度が所定
温度に達したとき出力信号を反転させ上記電源内部降圧
回路の機能を解除して外部から供給された電源電圧を内
部回路に供給させる検出回路とを備えたことである。
［作用コ 周囲温度が変化すると、素子の電気特性が変化し、これ
を検出回路が監視している。周囲温度が所定温度に達す
ると、検出回路の出力は反転するので、検出回路の出力
から周囲温度が所定温度に達したことを知ることができ
る。
また、かかる構成の温度検出回路を半導体装置に内蔵し
、電源内部降圧回路の機能を制御させると、通常動作と
バーン・イン・テスト時とて他の内部回路に供給される
電圧を変化させることができる。
［実施例コ 第」ｊ１１伝 次に本発明の実施例について図面を参照して説明する。
第１図は第１実施例に係る温度検出回路を具備した半導
体メモリ装置を表しており、第２図は温度検出回路の具
体的構成を示す回路図であり、第３図は温度検出回路の
温度依存特性を示すグラフである。
第１図において従来例と同一構成には同一番号を付して
説明は省略する。従来例との相異は温度検出回路２が挿
入されたことである。
この温度検出回路２は第２図に詳示されているように、
高抵抗ポリシリコンの様な温度係数の大きい抵抗素子Ｒ
と、ゲートを電源に、ソースを接地ノードに、ドレイン
を抵抗素子Ｒに接続されたＮチャンネル型ＭＯ５）ラン
ジスタＱ１と、抵抗素子ＲとトランジスタＱ１の接続点
Ｎに接続され、出力φを発生するインバータとを有して
いる。接続Ｎの電圧値は抵抗素子ＲとトランジスタＱ１
のオン抵抗の比で決定されるが、抵抗素子Ｒは高抵抗ボ
リシリコン等で構成されるため、非常に温度係数が大き
く、高温になればなるほどその抵抗値は非常に小さくな
る。したがって第３図のごとく温度上昇と共に接続点Ｎ
の電圧は上昇する。ここで、Ｎチャンネル型ＭＯ５）ラ
ンジスタＱ１の温度係数は抵抗素子Ｒと比較すると、非
常に小さいので無視てきる。従って抵抗素子Ｒの温度特
性のみて、接続点Ｎの電圧の温度特性が決まると考えて
も差しつかえない。
次に接続点Ｎの電圧が上昇して、インバータ５のしきい
値電圧ｖｔｈに到達すると、第３図に示されているよう
に出力φは反転する。出力φが反転したことにより、電
源内部降圧回路１をバイパスさせることが可能である。
言い換えればインバータ５のスレッショールド電圧ｖｔ
ｈに到達するときの温度を前もってバーン・イン・テス
トの温度（例えば１２０℃）に設定しておけは、バーン
・イン・テストの時のみ電源内部降圧Ｉを解除すること
が可能であり、初期不良を含む半導体メモリ装置を事前
に排除することができる。
第ｍ赴例 次に本発明の第２実施例について説明する。第４図は本
実施例に含まれる温度検出回路２′を示す回路図である
。第４図において、本発明の第１実施例との相違点は、
Ｎチャンネル型ＭＯ５）ランジスタＱ２が接続点Ｎとト
ランジスタＱ１との間に挿入され、インバータ５がナン
トゲート６に置き換えられ、トランジスタＱ２およびナ
ントゲート６がチップセレクタ内部信号Ｃ５′で制御さ
れている点である。
チップセレクト内部信号Ｃ８′がハイレベルにあるとき
、温度に対する回路動作は第１実施例中の温度検出回路
にと全く同様であるため、その説明は省略する。一方、
チップセレクト内部信号Ｃ８′がロウレベルにある時は
トランジスタＱ２がオフし、ナントゲート６の出力φは
ハイレベルに固定される。したがって、第４図に示す温
度検出回路２′には貫通電流が全く流れない。
この実施例ではチップセレクト内部信号Ｃ８′をロウレ
ベルにするだけで消費電流をほぼゼロにできるという利
点がある。
上記各実施例は半導体メモリ装置に内蔵された電源内部
降圧回路の機能を解除することを説明したが、メモリ以
外の半導体装置に当然適用することもてきる。
［発明の効果］ 以上説明したように本発明によると、バーン・イン・テ
ストの温度に達したとき、電源内部降圧の機能を解除す
ることが可能であり、初期不良のある半導体装置を効果
的にスクリーニングできるという効果を有する。
【図面の簡単な説明】
第１図は本発明の第１実施例に係る半導体メモリ装置を
表すブロック図、第２図は第１実施例中の温度検出回路
の回路図、第３図は第１実施例中の温度検出回路の温度
依存性を示すグラフ、第４図は本発明の第２実施例を示
す回路図、第５図は従来の半導体メモリ装置を表すブロ
ック図である。 １・・・・・・・・・・電源内部降圧回路、２．２′　
　・・・・・・・温度検出回路、３・・・・・・・・・
・周辺回路、 ４・・・・・・・・・・メモリセルアレイ、５・・・・
・・・・・・インバータ、 ６・・・・・・・・・・ナンド回路、 ■ＣＣ・・・・・・・・・外部電源、 ＶＩＮＴ・・・・・・・・内部電源、 φ・・・・・・・・・・温度検出回路の出力、Ｒ・・・
・高抵抗ポリシリコン等による抵抗素子、Ｎ・・・・・
・・・接続点、 Ｑｌ、Ｑ２・・・・・・・・Ｎチャンネル型ＭＯＳトラ
ンジスタ、 Ｃ８′　・・・・・・・・チップセレクト内部信号。 特許出願人　　日本電気株式会社

Claims (2)

    【特許請求の範囲】
  1. （１）２つの電圧源間に接続され周囲温度により電気特
    性の変化する素子と、該素子の電気特性の変化を検出し
    、周囲温度が所定温度に達したとき出力信号が反転する
    検出回路とを備えたことを特徴とする温度検出回路。
  2. （２）外部から供給された電源電圧を低下させ他の内部
    回路に低下した電源電圧を供給する電源内部降圧回路を
    備えた半導体装置において、 ２つの電圧源間に接続され周囲温度により電気特性の変
    化する素子と、該素子の電気特性の変化を検出し周囲温
    度が所定温度に達したとき出力信号を反転させ上記電源
    内部降圧回路の機能を解除して外部から供給された電源
    電圧を内部回路に供給させる検出回路とを備えたことを
    特徴とする半導体装置。
JP22999290A 1990-08-30 1990-08-30 温度検出回路および温度検出回路を備えた半導体装置 Expired - Fee Related JP3158420B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22999290A JP3158420B2 (ja) 1990-08-30 1990-08-30 温度検出回路および温度検出回路を備えた半導体装置
DE69125437T DE69125437T2 (de) 1990-08-30 1991-08-30 Halbleiteranordnung mit einer Temperaturfühlerschaltung
KR1019910015078A KR940009349B1 (ko) 1990-08-30 1991-08-30 온도 검출 회로를 갖는 반도체 장치
US07/753,134 US5285418A (en) 1990-08-30 1991-08-30 Semiconductor device having a temperature detection circuit
EP91114672A EP0473193B1 (en) 1990-08-30 1991-08-30 Semiconductor device having a temperature detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22999290A JP3158420B2 (ja) 1990-08-30 1990-08-30 温度検出回路および温度検出回路を備えた半導体装置

Publications (2)

Publication Number Publication Date
JPH04111335A true JPH04111335A (ja) 1992-04-13
JP3158420B2 JP3158420B2 (ja) 2001-04-23

Family

ID=16900909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22999290A Expired - Fee Related JP3158420B2 (ja) 1990-08-30 1990-08-30 温度検出回路および温度検出回路を備えた半導体装置

Country Status (5)

Country Link
US (1) US5285418A (ja)
EP (1) EP0473193B1 (ja)
JP (1) JP3158420B2 (ja)
KR (1) KR940009349B1 (ja)
DE (1) DE69125437T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
DE19524616C2 (de) * 1995-07-06 1998-02-05 Telefunken Microelectron Verfahren zur Testung einer Übertemperaturerkennung in einem integrierten Schaltkreis
JP3648304B2 (ja) * 1995-11-17 2005-05-18 株式会社東芝 不揮発性半導体記憶装置
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
JPH11185498A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp スタティック型半導体記憶装置
US6060895A (en) * 1998-04-20 2000-05-09 Fairchild Semiconductor Corp. Wafer level dielectric test structure and related method for accelerated endurance testing
US6021076A (en) 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
DE10036914A1 (de) * 2000-07-28 2002-02-14 Infineon Technologies Ag Integrierte Schaltung mit Temperatursensor
FR2857091A1 (fr) * 2003-07-01 2005-01-07 St Microelectronics Sa Procede de detection de la temperature d'un circuit integre, et circuit integre correspondant
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR20130059003A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 반도체 테스트 보드 및 반도체 보드
US9875062B2 (en) * 2015-09-28 2018-01-23 Western Digital Technologies, Inc. Memory die temperature adjustment based on aging condition
CN109239618B (zh) * 2018-09-06 2021-03-12 凌云光技术股份有限公司 一种光源电源全自动老化系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278873A (en) * 1980-02-04 1981-07-14 General Electric Company Temperature-responsive control means
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
US4730228A (en) * 1986-03-21 1988-03-08 Siemens Aktiengesellschaft Overtemperature detection of power semiconductor components
JPS6316235A (ja) * 1986-07-08 1988-01-23 Nec Corp 温度検出装置
JPS6418233A (en) * 1987-07-13 1989-01-23 Hitachi Ltd Burn-in test apparatus
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置

Also Published As

Publication number Publication date
KR940009349B1 (ko) 1994-10-07
EP0473193A2 (en) 1992-03-04
JP3158420B2 (ja) 2001-04-23
EP0473193B1 (en) 1997-04-02
DE69125437T2 (de) 1997-08-07
US5285418A (en) 1994-02-08
EP0473193A3 (en) 1992-07-08
KR920005322A (ko) 1992-03-28
DE69125437D1 (de) 1997-05-07

Similar Documents

Publication Publication Date Title
US6958947B2 (en) Semiconductor memory device with internal voltage generators for testing a memory array and peripheral circuits
US7525332B2 (en) On-chip substrate regulator test mode
KR100193307B1 (ko) 선택기 회로
US6809576B1 (en) Semiconductor integrated circuit device having two types of internal power supply circuits
JP3629308B2 (ja) 半導体装置およびその試験方法
US20030080803A1 (en) Semiconductor device including power supply circuit conducting charge pumping operation
EP0585870B1 (en) Dynamic random access memory with voltage stress applying circuit
JP3583482B2 (ja) 半導体集積回路装置
JPH04111335A (ja) 温度検出回路および温度検出回路を備えた半導体装置
US6768689B2 (en) Semiconductor memory device
KR890004408B1 (ko) 반도체기억장치의 메모리 셀(cell) 캐패시터 전압인가회로
US8208317B2 (en) Semiconductor memory device
US5428576A (en) Semiconductor device and method of screening the same
US6628162B2 (en) Semiconductor integrated circuit
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US6388926B1 (en) Integrated circuit having forced substrate test mode with improved substrate isolation
US6121806A (en) Circuit for adjusting a voltage level in a semiconductor device
US5905682A (en) Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
US7760566B2 (en) Semiconductor memory device for preventing supply of excess specific stress item and test method thereof
US6822470B2 (en) On-chip substrate regulator test mode
US6657904B2 (en) Semiconductor device
KR0170518B1 (ko) 승압 전원을 사용하는 디램 장치의 전원 공급 회로
US20050047221A1 (en) Negative drop voltage generator in semiconductor memory device and method of controlling negative voltage generation
KR0165500B1 (ko) 스태틱 랜덤 억세스 메모리 장치의 결함 셀 선별 회로
JPH0513528A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees