KR940009349B1 - 온도 검출 회로를 갖는 반도체 장치 - Google Patents

온도 검출 회로를 갖는 반도체 장치 Download PDF

Info

Publication number
KR940009349B1
KR940009349B1 KR1019910015078A KR910015078A KR940009349B1 KR 940009349 B1 KR940009349 B1 KR 940009349B1 KR 1019910015078 A KR1019910015078 A KR 1019910015078A KR 910015078 A KR910015078 A KR 910015078A KR 940009349 B1 KR940009349 B1 KR 940009349B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
internal
external
temperature
Prior art date
Application number
KR1019910015078A
Other languages
English (en)
Other versions
KR920005322A (ko
Inventor
다까시 야마구찌
Original Assignee
니뽄 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼가이샤
Publication of KR920005322A publication Critical patent/KR920005322A/ko
Application granted granted Critical
Publication of KR940009349B1 publication Critical patent/KR940009349B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

온도 검출 회로를 갖는 반도체 장치
제1도는 종래의 기술에 대한 반도체 장치의 블럭도.
제2도는 본원의 제1실시예에 따른 반도체 메모리 장치의 블럭도.
제3도는 제1실시예에서의 온도 검출 회로도.
제4도는 제1실시예에서 온도 검출 회로의 온도 의존성 관계를 나타낸 도면.
제5도는 본원의 제2실시예에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 내부 공급 전압 스텝-다운 회로 2 : 온도 검출 회로
4 : 메모리 셀 어레이 5 : 내부 전력 공급 라인
본 발명은 반도체 장치에 관한 것으로, 특히, 내부 공급 전압을 발생시키는 내장형 내부 공급 전압 스텝-다운 회로를 갖는 반도체 장치에 관한 것이다.
최근에, 반도체 집적 회로 특히, 반도체 메모리 장치는 여러 관련 기술의 발달에 따라 집적도를 증가시켜 왔다. 최근의 마이크로 제조 기술이 반도체 메모리 장치에 적용되었는데, 이 기술로 인해 상기 메모리 장치의 메모리 용량은 3년동안 4배로 증가되었다. 이러한 관점에서, 4-메가비트 정적 RAM(4MSRAM) 또는 16-메가비트 동적 RAM(16MDRAM)같은 반도체 메모리 장치에 있어서, 핫 전자로 인한 트랜지스터 수행성능의 열화 및 게이트 산화물에서의 분화(degradation)가 트랜지스터를 초소형화 하는데 여러 문제를 야기시켰다. 그러므로 트랜지스터의 열화를 방지하기 위하여, 외부 공급 전압으로부터 스텝 다운되는 반도체 메모리 장치의 내부 공급 전압을 이용하는 연구가 진행되어 왔는데, 이 연구의 요지는 내부 공급 전압 회로를 반도체 메모리 장치 내부에 설치하고자 하는 것이다.
이러한 내부 공급-전압 스텝-다운 회로를 갖는 종래 기술의 반도체 메모리 장치가 제1도에 도시된다. 제1도에 있어서, 메모리 장치는 메모리 셀 어레이(4)와, 주변 회로로 구성되는데, 상기 주변회로는 어드레스 버퍼(3-1)와, 로우 디코더(3-2)와, 컬럼 디코더(3-3) 및 입/출력 회로(3-4)로 구성된다. 또한, 메모리 장치는 일반적으로 5V로 설정된 외부 전원전압 Vcc을 수신하여 내부 공급 전압(VINT)을 감소시키는(일반적으로 3 내지 4V) 공급-전압 스텝-다운 회로(1)를 구비한다. 내부 전압(VINT)은 주변 회로(3-1) 내지 (3-4)와 메모리 셀 어레이(4)에 연결된 내부 전원 공급 라인(5)에 제공된다. 이러한 방법으로 외부 공급 전압을 반도체 메모리 방치의 내부 공급 전압으로 스텝 다운시키므로써, 트랜지스터의 특성 열화는 고신뢰도의 반도체 장치를 실현하는데 방해가 된다.
한편, 일반적으로, 반도체 제조자가 반도체 장치를 생산할때, 결함있는 제품을 분류하여 상기 결함있는 제품을 선택하기 전에 제거한다. 또한, 초기에 결함있는 제품을 제거하기 위하여 번-인(burn-in) 테스트(BT)를 종종 수행한다. 번-인 테스트에서, 반도체 장치는 장시간동안(수십시간동안) 고온(＋120℃ 정도) 및 전압(＋7V 정도)에 노출되여 초기에 결함있는 장치를 제거한다.
그러나, 종래 기술에 따른 반도체 메모리 장치는 외부 공급 전압을 강하시키고 나서 강하된 전압을 사용하여 트랜지스터의 신뢰도를 보장하기 때문에, 고 전압은 상술된 번-인 테스트 동안 조차도 장치내에서 더 낮게 되여 초기에 결함있는 장치가 효율적으로 제거되지 않은 문제점이 발생하였다. 바꿔말하면, 고전압(예를들면, 7V)으로 상승된 외부 공급 전압을 번-인 테스트에서 트랜지스터와 같은 내부 소자에 직접 인가하는 것은 외부 공급 전압 단자와 내부 소자 사이에 존재하는 내부 공급-전압 스텝 다운 회로가 반드시 존재하기 때문에 불가능하고, 상기 내부 공급-전압 스텝-다운 회로는 내부 소자에 제공되는 내부 공급 전압의 조절 또는 감소된 값을 발생한다.
본 발명의 목적은 번-인 테스트가 수행될때 내부 소자에 외부 공급 전압을 직접 인가하는 반도체 장치를 제공하는 것이다.
본 발명에 따른 반도체 장치는 내부 회로와 외부 공급 전압 단자를 거친 외부 공급 전압을 수신하여 출력측에서 내부 공급 전압을 발생하는 내부 공급 전압 발생기와, 주변 온도를 감지하는 온도 감지 회로와, 주변 온도가 소정치 이하일때에 내부 회로를 내부 공급 전압 발생기의 출력측에 접속시키고, 주변 온도가 소정치 이상일때에 외부 공급 단자에 접속시키는 접속 회로를 구비한다. 본원에 따르면, 반도체 장치는 실온 이상으로 상승된 주변 온도에서 번-인 테스트를 받을때에, 주변 온도는 온도 감지 회로에 감지되는데, 이 감지 결과에 따라 외부 공급 전압 단자와 접속 회로가 연결된다. 따라서, 번-인 테스트시에 공급되는 고전압은 자동적으로 내부 회로에 인가된다.
본 발명의 한 특징에 따르면, 외부에서 공급되는 공급 전압을 낮게 하고 나서 외부 회로에 공급하는 공급 전압 스텝-다운 회로와, 두 전압원 사이에 접속되고 주변 온도에 따라 전기적 특성이 변하는 소자와, 소자의 전기적 특성의 변화를 검출하여 주변 온도가 소정치에 도달할때에 출력 신호를 반전시켜, 공급 전압 내부 스텝-다운 회로의 기능을 배제하고, 외부 인가 공급 전압을 내부 회로에 공급하는 검출 회로를 구비한다.
주변 온도의 변동은 소자의 전기 특성을 변동시키며, 검출 회로는 이러한 변동을 감시한다. 주변 온도가 소정 온도에 도달할때에, 검출 회로의 출력은 반전된다. 검출 회로의 출력으로부터 주변 온도가 소정 온도에 도달하였는지를 알 수 있을 것이다.
게다가, 이러한 구성의 온도 검출 회로가 반도체 장치에 내장되어 공급 전압 내부 스텝-다운 회로의 기능을 제어할 때, 통상적인 동작동안 다른 내부 회로에 인가된 전압은 번-인 테스트시에 변경될 수 있다.
본 발명의 그 밖의 목적 및, 특징에 관여하는 첨부 도면을 참조한 이하의 설명으로부터 명확하게 이해할 수 있을 것이다.
본 발명의 실시예를 첨부도면을 참조하여 설명한다.
제2도는 본 발명의 제1실시예에 따른 반도체 메모리 장치이다.
제2도에서는 종래의 것과 동일한 구성 부분에는 동일 도면 부호로 표시하였으며, 상술은 피하였다. 종래 실시예와 다른 차이점은 온도 검출 회로(2), 전원단자(Vcc)와 내부 전원선(5)간에 접속된 P채널 MOS 트랜지스터(QP1)으로 형성된 제1스위치, 그리고 댐퍼 검출 회로(2)의 출력신호(ø)와 상보적인 신호(ø)를 발생하기 위해 P채널 트랜지스터(QP2)와 인버터(6)로 형성된 제2스위치가 일체로 되어 있다는 점이다.
제3도에서 상세히 도시된 바와같이, 온도 검출 회로(2)는 고-저항 다결정 실리콘과 같이 큰 온도 계수를 가진 저항 소자(R)와, 전압원에 접속된 게이트, 접지 노드에 접속된 소스, 및 상기 저항 소자(R)에 접속된 드레인을 가진 N-채널 MOS 트랜지스터(Q1)와, 상기 저항 소자(R)와 트랜지스터(Q1) 사이의 노드(N)에 접속되고 출력 신호 ø를 발생시키는 인버터(7)를 포함한다. 상기 노드(N)의 전압값은 저항 소자(R)의 저항과 트랜지스터(Q1)의 온-저항 사이의 비율에 의해 결정된다. 이에 관해서, 상기 저항 소자 R가 고-저항 다결정 실리콘 등과 같은 것으로 이루어져 있기 때문에, 그의 온도 계수는 매우 크고, 그것의 저항값은 비교적 높은 온도에서 크게 작아진다. 따라서, 노드(N)의 전압은 제4도에 도시된 바와같이 온도상승에 따라 커진다. 이때, N-채널 MOS 트랜지스터(Q1)의 온도 계수는 조항 소자(R)의 값과 비교했을때 매우 작으며, 따라서 무시할 수 있다. 따라서, 노드(N) 전압의 온도 특성이 단지 저항 소자(R)의 온도 특성에 의해서만 결정되는 것으로 인지될 수 있다.
동작중, 정규 동작이 실행되고 주위 온도가 실온, 예를들면, 120℃ 이하일때, 검출회로(2)의 출력신호(ø)는 고(Vcc)레벨에 있고 그에 따라 신호 ø는 저(접지)레벨에 있게 된다. 그러므로, 트랜지스터(QP2)는 전도 상태가 되고 트랜지스터(QP1)는 비전도 상태가 되어 내부 공급-전압 스텝 다운 회로(1)의 출력, 즉 내부 공급 전압이 내부 전력 공급라인(5)에 인가된다. 번-인 테스트가 구동을 위해 실시되고 주변 온도가 120℃ 이상으로 상승될때, 노드 N의 전압은 인버터(5)의 임계 전압(Vth)에 도달할때 까지 상승되고 출력(ø)은 제4도에 도시된 바와같이 저 레벨로 반전된다. 따라서, 트랜지스터(QP1 및 QP2)는 각각 전도 및 비전도 상태로 되고 그에 따라 공급-전압 스텝-다운 회로(1)는 트랜지스터(QP1)에 의해 바이패스된다. 다시말해, 인버터(5)의 임계 전압(Vth)이 도달될때의 온도가 번-인 테스트의 온도(예를들면, 120℃)로써 프리세트될 경우, 공급-전압 스텝-다운 회로(1)는 단지 번-인 테스트 동안만 저지될 수 있으며, 초기 결함을 가진 반도체 메모리 장치가 사전에 제거될 수 있다.
이제, 본 발명의 제2실시예가 설명될 것이다. 이 실시예는 제3도의 검출 회로(2) 대신 제5도에 도시된 온도 검출 회로(2′)를 사용함으로써 이루어진다.
제5도에 도시된 바와같이, 본 실시예는 N-채널 MOS 트랜지스터(Q2)가 노드(N)와 트랜지스터(Q1) 사이에 삽입되고, 인버터(5)가 NAND 게이트(8)로 대체되며, 트랜지스터(Q2) 및 NAND 게이트(6)가 칩-선택 신호(CS)에 의해 제어되는 것을 특징으로 한다.
상기 칩-선택 신호(CS)가 고레벨에 있을때, 온도에 따른 회로의 동작은 제1실시예에서의 온도 검출 회로(2)와 매우 동일하며, 그에 따라 이에 대한 설명은 하지 않을 것이다. 한편, 칩-선택 신호(CS)가 저레벨에 있을때, 트랜지스터(Q2)는 턴 “오프”되고 NAND 게이트(8)로부터의 신호(ø)는 고벨에서 고정된다. 따라서, 메모리 장치의 준비 상태에서, 어떠한 통과 전류도 결코 제5도에 도시된 온도 검출 회로(2′)을 통해 흐르지 않는다.
본 실시예는 전류 소비가 저 레벨에서 칩 선택 내부 신호(CS)에 의해서 거의 0으로 되는 잇점을 가진다.
각 실시예가 메모리 장치에 내장된 공급 전압 스텝-다운 회로의 기능 제거를 설명하는 것이지만, 본 발명은 또한 메모리 장치 이외의 각종 반도체 장치에 응용 가능하다.

Claims (3)

  1. 내부 회로(3-1 내지 3-4, 4)와, 외부 공급 전압(Vcc)을 수신하는 외부 전압 단자와, 상기 외부 전압 단자에 접속된 입력측 및 상기 외부 공급 전압(Vcc)보다 작은 값을 갖는 내부 전압을 발생시키는 출력측을 갖는 전압 감소 회로와, 주변 온도가 소정값 이하일때 제1레벨의 검출 신호(ø) 및 주변 온도가 상기 소정값 이상일때 제2레벨의 검출 신호(ø)를 발생시키는 온도 검출 회로(2)와, 상기 외부 전압 단자와, 상기 내부 회로(3-1 내지 3-4)와, 상기 전압 감소 회로(1) 및 상기 온도 검출 회로(2)에 접속되어 상기 검출 신호(ø)가 상기 제1레벨일때 상기 전압 감소 회로(1)의 출력측 및 상기 내부 회로(3-1 내지 3-4, 4)간에 제1전류 통로를 제공하고 상기 검출 신호(ø)가 상기 제2레벨일때 상기 외부 공급 전압(Vcc)을 상기 내부 회로(3-1 내지 3-4, 4)에 공급하도록 상기 외부 전압 단자 및 상기 내부 회로(3-1 내지 3-4, 4)간에 제2전류 통로를 제공하는 선택식 스위치회로(QP1, QP2)를 구비하는 반도체 장치.
  2. 제1항에 있어서, 상기 선택식 스위치 회로(QP1, QP2)는 상기 감소 회로(1)의 출력측 및 상기 내부 회로(3-1 내지 3-4, 4)간에 삽입된 제1스위치(QP2)와, 상기 외부 전압 단자 및 상기 내부회로(3-1 내지 3-4, 4)간에 삽입된 제2스위치(QP1)를 구비하는 반도체 장치.
  3. 제1항에 있어서, 상기 온도 검출 회로(2)는 다결정 실리콘으로 이루어진 저항소자(R)와, 상기 외부 전압 단자 및 기준 전압 단자간에 접속된 전계 효과 트랜지스터(Q1)로 구성된 직렬 회로를 구비하는 반도체 장치.
KR1019910015078A 1990-08-30 1991-08-30 온도 검출 회로를 갖는 반도체 장치 KR940009349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22999290A JP3158420B2 (ja) 1990-08-30 1990-08-30 温度検出回路および温度検出回路を備えた半導体装置
JP90-229992 1990-08-30

Publications (2)

Publication Number Publication Date
KR920005322A KR920005322A (ko) 1992-03-28
KR940009349B1 true KR940009349B1 (ko) 1994-10-07

Family

ID=16900909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015078A KR940009349B1 (ko) 1990-08-30 1991-08-30 온도 검출 회로를 갖는 반도체 장치

Country Status (5)

Country Link
US (1) US5285418A (ko)
EP (1) EP0473193B1 (ko)
JP (1) JP3158420B2 (ko)
KR (1) KR940009349B1 (ko)
DE (1) DE69125437T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
DE19524616C2 (de) * 1995-07-06 1998-02-05 Telefunken Microelectron Verfahren zur Testung einer Übertemperaturerkennung in einem integrierten Schaltkreis
JP3648304B2 (ja) * 1995-11-17 2005-05-18 株式会社東芝 不揮発性半導体記憶装置
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
JPH11185498A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp スタティック型半導体記憶装置
US6060895A (en) * 1998-04-20 2000-05-09 Fairchild Semiconductor Corp. Wafer level dielectric test structure and related method for accelerated endurance testing
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
DE10036914A1 (de) * 2000-07-28 2002-02-14 Infineon Technologies Ag Integrierte Schaltung mit Temperatursensor
FR2857091A1 (fr) * 2003-07-01 2005-01-07 St Microelectronics Sa Procede de detection de la temperature d'un circuit integre, et circuit integre correspondant
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR20130059003A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 반도체 테스트 보드 및 반도체 보드
US9875062B2 (en) * 2015-09-28 2018-01-23 Western Digital Technologies, Inc. Memory die temperature adjustment based on aging condition
CN109239618B (zh) * 2018-09-06 2021-03-12 凌云光技术股份有限公司 一种光源电源全自动老化系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278873A (en) * 1980-02-04 1981-07-14 General Electric Company Temperature-responsive control means
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
US4730228A (en) * 1986-03-21 1988-03-08 Siemens Aktiengesellschaft Overtemperature detection of power semiconductor components
JPS6316235A (ja) * 1986-07-08 1988-01-23 Nec Corp 温度検出装置
JPS6418233A (en) * 1987-07-13 1989-01-23 Hitachi Ltd Burn-in test apparatus
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置

Also Published As

Publication number Publication date
EP0473193B1 (en) 1997-04-02
DE69125437D1 (de) 1997-05-07
JP3158420B2 (ja) 2001-04-23
EP0473193A3 (en) 1992-07-08
US5285418A (en) 1994-02-08
KR920005322A (ko) 1992-03-28
DE69125437T2 (de) 1997-08-07
JPH04111335A (ja) 1992-04-13
EP0473193A2 (en) 1992-03-04

Similar Documents

Publication Publication Date Title
US5184031A (en) Semiconductor integrated circuit
US4683382A (en) Power-saving voltage supply
US6434078B1 (en) Semiconductor device allowing external setting of internal power supply voltage generated by a voltage down converter at the time of testing
KR940009349B1 (ko) 온도 검출 회로를 갖는 반도체 장치
US4833341A (en) Semiconductor device with power supply voltage converter circuit
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
US6765404B2 (en) On-chip substrate regulator test mode
EP0399240A2 (en) Semiconductor memory device
KR930008661B1 (ko) 반도체메모리장치의 데이타입력버퍼
US5815429A (en) Antifuse programming method and apparatus
KR100190080B1 (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
JPH06209252A (ja) Ｃｍｏｓ入力段
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
JP2003329735A (ja) 内部電圧制御回路
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR960000896B1 (ko) 반도체 집적회로장치
US6606264B2 (en) Programmable circuit and its method of operation
US6271692B1 (en) Semiconductor integrated circuit
KR100196609B1 (ko) 반도체 집적 회로 장치
US5905682A (en) Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
US20020017688A1 (en) Semiconductor memory circuit
KR100689804B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR0133260B1 (ko) 반도체 메모리에서의 번-인시 내부전원전압 제어회로 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080925

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee