KR940006137A - 자기 재생기능을 갖는 반도체 메모리 장치 - Google Patents

자기 재생기능을 갖는 반도체 메모리 장치 Download PDF

Info

Publication number
KR940006137A
KR940006137A KR1019930011959A KR930011959A KR940006137A KR 940006137 A KR940006137 A KR 940006137A KR 1019930011959 A KR1019930011959 A KR 1019930011959A KR 930011959 A KR930011959 A KR 930011959A KR 940006137 A KR940006137 A KR 940006137A
Authority
KR
South Korea
Prior art keywords
power supply
mos transistor
voltage
regeneration
self
Prior art date
Application number
KR1019930011959A
Other languages
English (en)
Other versions
KR0126243B1 (ko
Inventor
마꼬또 니이미
시게마사 이또
도요노부 야마따
요시히로 다께마에
요시하루 가또
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
하니 도시유끼
후지쓰 브이엘에스아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP18238492A external-priority patent/JP3190119B2/ja
Priority claimed from JP04211820A external-priority patent/JP3110883B2/ja
Priority claimed from JP25122692A external-priority patent/JP3152758B2/ja
Priority claimed from JP14767393A external-priority patent/JP3285664B2/ja
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤, 하니 도시유끼, 후지쓰 브이엘에스아이 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR940006137A publication Critical patent/KR940006137A/ko
Application granted granted Critical
Publication of KR0126243B1 publication Critical patent/KR0126243B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Abstract

본 반도테 메모리 장치는, 재생 펄스를 발생키 위한 발진부(175, 106)와, 재생된 어드레스들을 검출하고, 전 어드레스의 재생 종료시 소정신호(53)를 출력하는 재생 어드레스 검출부(110)및, 외부신호(/RAS)에 응답하여 자기 재생모드를 해지하기전에 상기 재생어드레스검출부(110)로부터의 신호(S3)에 의하여 자기재생모드를 계속하여, 모든 어드레스들을 재생시키기 위한 출력제어부(107)를 구비하고 있다. 그러므로, 모든 셀이 재생될때까지 재생동작이 계속되고, 따라서, 반도체 메모리상태에 기억된 데이타가 상실되지 않고, 정확히 보정된다.

Description

자기 재생기능을 갖는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A 및 3B도는 본 발명의 반도체 메모리 장치의 제1태양의 일실시예의 개통도,
제4도는 제3도에 보인 반도체 메모리 장치의 발진회로 및 출력제어회로의 예의 회로도,
제6도는 제3도에 보인 반도체 메모리장치의 재생 어드레스 출력버퍼의 일예의 회로도,
제7도는 제3도에 보인 반도체 메모리장치의 출력제어 회로의 다른예의 회로도.

Claims (26)

  1. 재생펀간를 밭생하는 발진수단(105. 106)라, 재생어트레스를 검출하이 모든 어트레스의 재생 완교시 소정의 신호(S3)를 풀력하는 재생 어드레스 검출수단(110)과, 외부신호(/RAS)에 응-답하여 자기재생 모프를 해지하기 전에 상기 재생 어드레스 검출수단(110)으로부터의 신호(S3)에 따라 모든 어드레스를 재생하도록 자기 재 생모드를 계속하기 위한 출력 제어수단(107)을 포함하는 것을 특징으로 하는 메모리셀들을 자동으로 재생하는 자기재생모드를 갖는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 발진수단이, 짧은 주기의 펄스(S2)를 발생시키는 제1발진기(105)와 긴주기의 펄스(S5)를 발생시키는 제2발신기(106)로 구성되며, 상기 반도체 메모리장치는, 자기재생모드를 해지하는 외부신호(S1)에 응답하여 상기 제1 및 제2발진기들(105,106)로부터 펄스들을 스위칭하는 스위치수단(104)을 더 포함하고 있어 자기재생모드 전과후의 짧은 기간에 재생 동작을 자동으로 수행할 수 있는 것이 특징인 반도체 메모리 장치.
  3. 제1항에 있어서, 반도체 메모리장치의 외부에 각 재생 어드레스 카운터들(111)의 계수치를 제공하는 재생 어드레스 출력 버퍼들(112)을 더 포함하고 있는 것이 특징인 반도체 메모리 장치.
  4. 제3항에 있어서. 상기 재생 어드레스 출력버퍼들(112)이, 외부로부터 어드레스들을 수신하는 각각의 어드레스 입력단(113)을 통하여, 상기 재생 어드레스 카운터들(111)의 계수치들을 외부로 공급하는 것이 특징인 반도체 메모리 장치.
  5. 메모리셀들을 자동으로 재생하는 자기 재생모드를 갖는 반도체 메모리 장치에 있어서, 제1 및 제2타임업신호(SQm, SQn)를 제공하는 타이머수단(311)과, 상기 타이머수단(311)의 제1타인업신호(SQm)에 응답하여 자기재생모드를 선택하는 출력신호(E)에 응답 하여, 재생동작기간을 결정하는 재생기간신호(CBR)를 제공하는 기간신호 발생수단(304)과, 상기 재생기간신호(CBR)에 따라 셀 데이타를 자기 재 생하는 기억 동작수단(305)과, 상기 자기재생 제어수단(303)의 출력 신호(E)에 응답하여 표준전원 라인(Vcc)의 전압을 강하함으로써 상기 기억동작수단(305)에 강압전원전압(VINT1)을 공급하는 전원강압수단(310)을 포함한 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 전원강압수단(310)이, 표준전원라인(Vcc)과 기억동작수단(305)간에 서로 병렬로 접속된 P-채널형 MOS 트랜지스터(Tr4)와 N-채널형 MOS 트랜지스터(Tr5)를 포함하고 있으며 상기 자기재생 제어수단(303)의 출력신호(E)가 MOS트랜지스터들(Tr4,Tr5)의 게이트들에 공급되는 것이 특징인 반도체 메모리 장치.
  7. 제5항에 있어서 상기 전원강압수단(317)이, 반도체 메모리장치에 배설된 각 기억 동작수단(375)마다 설치돼 있고, 상기 자기 재생제어수단(303)의 출력신호(7E)가 각 억동작수단(305)에 공급되는 것이 특징인 반도체 메모리 장치.
  8. 제7항에 있어서. 상기 각각의 전원강압수단(310)이 상기 표준전원라인 (Vcc)과 대응하는 기억동작수단(305)간에 서로 병련희 접속된 P-채널형 MOS 트랜지스터(Tr4)와 N-채널형 MOS 트랜지스터(Tr5)를 포함하고 있는 것이 특징인 반도체 메모리 장치.
  9. 메모리셀들을 자동으로 재생하는 자기 재생 .필드를 갖는 반도체 메 모리 장치애 있어 서. 다이 나믹 메모리셀들을 포함하는 메모리부 (202)와. 상기 다이 나믹 메모리셀에 데 이 타를 기 입 또는 그로부터 데 이타를 독출하는 데이타 기입/독출수단(201,203)과, 다이나믹 메모리셀들내에 기억된 데이타를 소정시간에 재생하는 자기재생수단(204)과, 상기 반도체 메모리에 정상전원전압(Vcc)을 공급하는 전원전압공급수단과, 자기재생수다(204)에, 저원전압 공급 수단에의 해 공급된 전원전압(Vcc)을 강하하는 제1강압수단(231)을 포함한 것을 특징으로 하는 반도체 메모리 징치.
  10. 제9항에 있어서, 상기 제1강안수닷(231)이. P-채널형 MOS트랜지스터의 임계전압(Vthp)과 N-채널형 MOS 트랜지스터의 임계전압(Vthn)합과 동일한 강하된 전압(VINT1)을 공급하는 것이 특징인 반도체 메모리 장치.
  11. 제9항에 있어서, 상기 제1강압수단(231)이, P-채널형 MOS트랜지스터의 임계전압(Vthp) 또는 N-채널GUD MOS트랜지스터의 임계전압(Yttln)중 높은 것넜다 약간 더 높은 강하된 전압(Vthn)중 높은 것보다 약간 더 높은 강하된 전압(VINT1)을 공급하는 것이 특징인 반도체 메모리 장치.
  12. 제9항에 있어서, 자기재생동작중에, 상기 메모리부(202) 내의 다이나믹 메모리셀들과 상기 데이타 기입/독출수단(201, 203)이 전원전압 공급수단으로부터 출력된 정상 전원 전압(Vcc)을 수신하고, 상기 자기재생수단(204)이, 제1강압수단(231)으로부터 출력된 강하된 전압(VINT1)을 수신하는 것이 특징인 반도체 메모리장치.
  13. 제9항에 있어서, 상기 전원전압공급수단에 의해서 상기 기입/독출수단(201,203)에 공급된 전원전압(Vcc)을 강하시키는 제2강압숙단(232)을 더 구비한 것이 특징인 반도체 메모리 장치.
  14. 제13항에 있어서, 자기재생동작중, 상기 메모리부(202)의 다이나믹 메모리셀들이, 상기 전원전압공급수단으로부터 출력된 정상소오스전압(Vcc)를 수신하고, 상기 데이타 기입/독출수단(201,203)이, 상기 제2강압수단(232)으로부터 출력된 강하 전압을 수신하고, 상기 자기재생수단(204)이 상기 강압수단(231)으로부터 출력된 강하전압을 수신하는 것이 특징인 반도체 메모리장치.
  15. 제9항에 있어서, 상기 자기재생수단(204)이 기수의 인버터회로(INV11~INV15)를 갖는 발진기(218)와, 상기 인버터회로들(INV11~INV15)의 임퍼던스보다 높은 저항을 갖는 풀업 또는 풀다운 저항(R111)이 상기 인버터 회로들 (INV11~INV15)의 소정노드에 접속돼 있고, 상기 발진기(218)가, 상기 인버터회로들(INV11~INV15)의 임계전압들의 합계보다 더 낮은 전원전압으로 동작하는 것이 특징인 반도체 메모리 장치.
  16. 제1전원라인의 전위(Vcc, SVcc)보다 더 낮고 제2전원라인의 전위(Vss)보다 더 높은 강압전원전압(VINT)을 발생키 위한 강압전원회로(422)를 갖는 반도체집적회로에서, 상기 강압전원회로(422)에 의해 발생된 강압전원전압이, 상기 반도체집적회로의 온도상승에 따라서 증가하는 것이 특징인 반도체 집적회로.
  17. 제16항에 있어서, 상기 강압전원회로(422)가, 공핍MOS트랜지스터(DMOS)와 저항수단(R)을 포함하고 있고, 상기 공 MOS트랜지스터(DMOS)의 드레인 상기 제1 전원라인에 접속돼 있고, 상기 공핍 MOS트랜지스터의 게이트가 상기 제2전원 라인에 접속돼 있고, 상기 공핍 MOS트랜지스터의 게이트가 상기 공립 MOS트랜지스터의 게이트가 상기 제2전원 라인에 접속돼 있고, 상기 공핍 MOS트랜지스터의 소오스가 상기 저항수단(R)을 통하여 상기 제2전원라인에 접속돼 있는 것이 특징인 반도체 집적회로.
  18. 제17항에 있어서, 상기 강압전원회로(422)가, 다이오드 접속 고양 MOS트랜지스터(EMOS)를 더 포함하고 있고, 상기 고양 MOS트랜지스터가, 상기 공핍 MOS트랜지스터(DMOS)와 상기 저항수단(R)간에 삽입돼 있는 것이 특징인 반도체 집적회로.
  19. 제16항에 있어서, 상기 강압전원회로(422)가, 제1∼제n의 n개의 공핍 트랜지스터(DMOS11,DMOS12; DMOS21~DMOS24)와, 제1 ∼제n의 n개의 저항수단(R11,R12,;R21,~R24)을 포함하고 있고, 상기 n개의 공핍 MOS트랜지스터의 드레인들이 상기 제1전윈라인에 각각 접속돼 있고, 상기 n개의 공 MOS트랜지스터(DMOS11,DMOS12; DMOS21~DMOS24)의 소오스들이, 상기 대응하는 수단(R11,R12,;R21,~R24)을 통해서 상기 제2전원리인에 각각 접속돼 있고, 상기 제1공핍 MOS트랜지스터의 게이트가 상기 제2전원라인에 접속돼 있고, 상기 "i"번째("i"는 2∼n중 임의의것)공핍 MOS트랜지스터의 게이트가, 상기 "i-1"번째 공핍 MOS트랜지스터의 소오스에 접속돼 있는 것이 특징인 반도체 집적회로.
  20. 제19항에 있어서, 상기 강압전압회로(422)가. 다이오드 접속 고양 MOS트랜지스터(EMOS11)를 더 포함하고 있고, 상기 고양 MOS트랜지스터가, 상기 "n"번째 공핍 MOS트랜지스터 (DMOS12;DMOS24)와 상기 대응하는 저항수단(R12;R24)간에 삽입돼 있는 것이 특징인 반도체 집적회로.
  21. 제19항에 있어서, 상기 공핍 MOS트랜지스터와 고양 MOS트랜지스터 (DMOS41,DMOSS42; EMOS41)의 각 소오스가 상기 반도체 집적회로의 기간에 접속돼 있는 것이 특징인 반도체 집적회로.
  22. 제16항에 있어서, 다이나믹 랜덤 억세스 메모리를 구성하고 있고, 상기 강압전원회로(422)에 의해 발생된 상기 강압저원전압(VINT)이 자기재생회로(423;423a)에 공급되고, 상기 자기재생회로의 재생기간이 상기 반도체 집적회로의 온도상승에 따라서 더 짧게 결정되는 것이 특징인 반도체 집적회로.
  23. 제16항에 있어서. 상기 제1전원라인이 정상고전압(Vcc)을 공급하는 고전위전원 라인으로 결정뢰고, 상기 제2전원라인이, 정상저전압(Vss)을 공급하는 저전위 전원라인으로 결정되는 것이 특징인 반도체 집적회로.
  24. 제16항에 있어서, 상기 제1전원라인이, 정상고전압(Vcc)보다 더 높은 초고전압(SVcc)을 공급하는 초고전위 전원라인으로 결정되고, 상기 제2전원라인이 정상 저펀압(Vss)을 공급하는 저전위 전원라인으로 결정되는 것이 특징인 반도체 집적회로.
  25. 제16항에 있어서. 상기 반도체 집적회로가, 상기 강압전원회로(422)의 강압 전원전압(VINT)을 출력하는 출력단에 접속괸 정전류 공급수단(CCS)을 더 포함하며. 따라서, 온도가 소정온도이하로 변할때, 상기 강압전원 회로에 의해 발생된 강압 전원전압(VINT)이 특정전위보다 더 높게 유지되는 것이 특징인 반도체 집적회로.
  26. 제25항에 있어서, 상기 정전류공급수단(CCS)이 P-채널형 MOS트랜지스터를 포함한 것이 특징인 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011959A 1992-06-29 1993-06-29 자기재생기능을 갖는 반도체 메모리장치 KR0126243B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP17060292 1992-06-29
JP92-170602 1992-06-29
JP92-182384 1992-07-09
JP18238492A JP3190119B2 (ja) 1992-07-09 1992-07-09 半導体記憶装置
JP04211820A JP3110883B2 (ja) 1992-08-07 1992-08-07 半導体記憶装置
JP92-211820 1992-08-07
JP92-251226 1992-09-21
JP25122692A JP3152758B2 (ja) 1992-09-21 1992-09-21 ダイナミック型半導体記憶装置
JP14767393A JP3285664B2 (ja) 1992-06-29 1993-06-18 ダイナミック・ランダム・アクセス・メモリ
JP93-147673 1993-06-18

Publications (2)

Publication Number Publication Date
KR940006137A true KR940006137A (ko) 1994-03-23
KR0126243B1 KR0126243B1 (ko) 1997-12-26

Family

ID=27527807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011959A KR0126243B1 (ko) 1992-06-29 1993-06-29 자기재생기능을 갖는 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5499213A (ko)
KR (1) KR0126243B1 (ko)
IT (1) IT1265136B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607407B2 (ja) * 1995-04-26 2005-01-05 株式会社日立製作所 半導体記憶装置
IL121044A (en) * 1996-07-15 2000-09-28 Motorola Inc Dynamic memory device
JP4000206B2 (ja) * 1996-08-29 2007-10-31 富士通株式会社 半導体記憶装置
US5890198A (en) * 1996-10-22 1999-03-30 Micron Technology, Inc. Intelligent refresh controller for dynamic memory devices
KR100253276B1 (ko) * 1997-02-18 2000-05-01 김영환 메모리 소자의 셀 리프레쉬 회로
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
JP2000021162A (ja) * 1998-07-03 2000-01-21 Mitsubishi Electric Corp 揮発性メモリおよびエンベッデッド・ダイナミック・ランダム・アクセス・メモリ
KR100306966B1 (ko) * 1998-08-04 2001-11-30 윤종용 동기형버스트반도체메모리장치
KR100381966B1 (ko) * 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
JP4056173B2 (ja) 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2001126471A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体集積回路
JP2002042463A (ja) * 2000-07-21 2002-02-08 Seiko Epson Corp 半導体装置、そのリフレッシュ方法および電子機器
DE10136700B4 (de) * 2001-07-27 2008-03-27 Qimonda Ag Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
KR100424178B1 (ko) * 2001-09-20 2004-03-24 주식회사 하이닉스반도체 반도체 메모리 장치의 내부어드레스 발생회로
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6992534B2 (en) * 2003-10-14 2006-01-31 Micron Technology, Inc. Circuits and methods of temperature compensation for refresh oscillator
US20050144576A1 (en) * 2003-12-25 2005-06-30 Nec Electronics Corporation Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device
US7236061B2 (en) * 2005-05-03 2007-06-26 Macronix International Co., Ltd. Temperature compensated refresh clock circuit for memory circuits
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
JP5038742B2 (ja) * 2007-03-01 2012-10-03 ルネサスエレクトロニクス株式会社 セルフリフレッシュ制御回路、半導体装置
JP2016092536A (ja) 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US11537464B2 (en) * 2019-06-14 2022-12-27 Micron Technology, Inc. Host-based error correction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
JP3009109B2 (ja) * 1989-11-07 2000-02-14 富士通株式会社 半導体集積回路

Also Published As

Publication number Publication date
ITMI931390A0 (it) 1993-06-29
IT1265136B1 (it) 1996-10-31
US5499213A (en) 1996-03-12
KR0126243B1 (ko) 1997-12-26
ITMI931390A1 (it) 1994-12-29

Similar Documents

Publication Publication Date Title
KR940006137A (ko) 자기 재생기능을 갖는 반도체 메모리 장치
KR940002859B1 (ko) 반도체 메모리장치에서의 워드라인 구동회로
US6373745B2 (en) Semiconductor memory cell and semiconductor memory device
KR100743002B1 (ko) 반도체 장치
KR930006839B1 (ko) 반도체 집적 회로장치
EP0023847A2 (en) Semiconductor circuit for a dynamic random access memory
KR0127240B1 (ko) 기억소자의 칼럼개시신호 발생장치
KR940009078B1 (ko) 반도체 기억 장치
JPS62165785A (ja) 半導体記憶装置
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
EP0329177A2 (en) Semiconductor memory device which can suppress operation error due to power supply noise
US6853578B1 (en) Pulse driven single bit line SRAM cell
KR100272672B1 (ko) 다이나믹 씨모오스 회로
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
US6628559B2 (en) Semiconductor memory device having refreshing function
JPH0660665A (ja) 半導体スタティックｒａｍのビット線負荷回路
EP0313748A2 (en) Sense amplifier control circuit
JPH06132747A (ja) 半導体装置
JPH05314762A (ja) 半導体装置
CN113129963B (zh) 存储器器件及其操作方法
KR100655067B1 (ko) 반도체 메모리 장치의 데이터 출력회로
KR100474733B1 (ko) 반도체메모리장치용데이터출력회로
JP3369706B2 (ja) 半導体記憶装置
KR100295807B1 (ko) 다이나믹씨모오스회로
KR100206133B1 (ko) 정적반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee