KR940004814A - 반도체메모리장치 및 그 제조방법 - Google Patents

반도체메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR940004814A
KR940004814A KR1019920015350A KR920015350A KR940004814A KR 940004814 A KR940004814 A KR 940004814A KR 1019920015350 A KR1019920015350 A KR 1019920015350A KR 920015350 A KR920015350 A KR 920015350A KR 940004814 A KR940004814 A KR 940004814A
Authority
KR
South Korea
Prior art keywords
layer
forming
material layer
memory device
semiconductor memory
Prior art date
Application number
KR1019920015350A
Other languages
English (en)
Other versions
KR960009999B1 (ko
Inventor
이정길
신철호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920015350A priority Critical patent/KR960009999B1/ko
Publication of KR940004814A publication Critical patent/KR940004814A/ko
Application granted granted Critical
Publication of KR960009999B1 publication Critical patent/KR960009999B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 기둥모양으로 형성된 기둥전극, 상기 기둥전극의 상부와 연결되고 두 겹으로 겹쳐진 원통모양으로 형성된 원통전극 및 상기 기둥전극의 중간부에서 사방으로 펼쳐진 원반모양으로 형성된 원반전극으로 형성된 스토리지전극을 포함하는 커패시터를 포함하는 반도체 메모리장치 및 그 제조방법을 제공한다. 따라서, 고신뢰도 및 고집적도의 메모리장치를 제조할 수 있다.

Description

반도체메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 방법에 의해 제조된 반도체 메모리장치를 도시한 사시도,
제6도 내지 제10도는 본 발명에 의한 반도체 메모리장치의 제조방법의 제1실시예를 설명하기 위해 도시된 단면도들.

Claims (21)

  1. 기둥모양으로 형성된 기둥전극, 상기 기둥전극의 상부와 연결되고 두 겹으로 겹쳐진 원통모양으로 형성된 원통전극 및 상기 기둥전극의 중간부에서 사방으로 펼쳐진 원반모양으로 형성된 원반전극으로 형성된 스토리지전극을 포함하는 커패시터를 포함하는 반도체 메모리장치.
  2. 제1항에 잇어서, 상기 기둥전극과 원통전극은 하나의 도전층으로 형성되는 것을 특징으로 하는 반도체 메모리장치.
  3. 반도체기판 전면에 제1도전층을 형성하는 공정, 상기 제1도전층상에 각 셀 단위로 격리되는 모양으로 소정의 패턴을 형성하는 공정, 각 셀 단위로 격리되고 상기 소정의 패턴보다 더 큰 모양의 제1의 스토리지전극 패턴을 형성하는 공정, 소정의 패턴 및 제1의 스토리지전극 패턴 측벽에 제1의 측벽스페이서를 형성하는 공정, 소정의 패턴을 제거하는 공정, 제1의 측벽스페이서를 식각마스크로 하여 상기 제1의 스토리지전극패턴을 소정의 깊이로 식각함으로써 제2의 스토리지전극 패턴을 형성하는 공정, 제1의 측벽스페이서를 제거하는 공정, 상기 제2의 스토리지전극 패턴 측벽에 제2의 측벽스페이서를 형성하는 공정, 제2의 측벽스페이서를 식각마스크로 하여 상기 제2의 스토리지전극 패턴을 소정 깊이로 이 방성 식각함으로써 스토리지전극을 형성하는 공정 및 상기 제2의 측벽스페이서로 제거하는 공정을 포함하는 반도체 메모리 장치의 제조방법.
  4. 제3항에 있어서, 상기 소정의 패턴은, 제1도전층 전면에 제1의 제1물질층을 형성하는 공정, 상기 제1의 제1물질층 전면에 감광막을 형성하는 공정, 각 셀 단위로 격리되도록 상기 감광막에 사진공정을 행함으로써 제1의 감광막패턴을 형성하는 공정, 제1의 감광막패턴을 식각마스크로 하여 상기 제1의 제1물질층을 이방성식각하는 공정 및 등방성식각을 행하여 이방성식각 된 상기 제1의 제1물질층을 식각하는 공정에 의해 형성되고, 상기 제1의 스토리지전극 패턴은, 소정의 패턴을 형성한 후, 제1의 감광막패턴을 식각마스크로 하여 제1도전층을 식각하는 공정에 의해 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  5. 제4항에 있어서, 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 반도체기판 전면에, 제2의 제2물질층, 제2의 제1물질층, 및 제1의 제2물질층을 차례대로 적층하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  6. 제5항에 있어서, 제3의 제2물질층을 형성하는 공정 이후에, 제3의 제1물질층을 적층하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  7. 제4항에 있어서, 제1의 측벽스페이서를 구성하는 물질로는 상기 제2물질층을 구성하는 물질과 동일한 물질을 사용하고, 제2의 측벽스페이서를 구성하는 물질로는 상기 제1물질층을 구성하는 물질과 동일한 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  8. 제3항에 있어서, 상기 소정의 패턴은, 제1도전층 전면에 제4의 제2물질층, 제4의 제1물질층 전면에 감광막을 형성하는 공정, 각 셀 단위로 격리되도록 상기 감광막을 패터닝함으로써 제2의 감광막패턴을 형성하는 공정, 상기 제2의 감광막패턴을 식각마스크로 하여 제4의 제1물질층 및 제4의 제2물질층을 이방성식각하는 공정에 의해 형성되고, 상기 제1의 스토리지전극 패턴은, 소정의 패턴을 형성하는 공정 이후에, 결과물 전면에, 제1물질층을 구성하는 물질과 동일한 물질을 도포한 후 이방성식각하여 상기 소정의 패턴 측벽에 제3의 측벽스페이서를 형성하는 공정 및 상기 제3의 측벽스페이서 및 소정의 패턴을 식각마스크로 하여 상기 제1도전층을 식각하는 공정에 의해 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  9. 제8항에 있어서, 제1도전층을 형성하는 공정 이전에, 반도체기판 전면에, 제5의 제2물질층, 제6의 제1물질층, 제7의 제2물질층, 및 제7의 제1물질층을 차례대로 적층하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  10. 제9항에 있어서, 제5의 제2절연층을 형성하는 공정 이후에, 제5의 제1물질층 및 제6의 제2물질층을 차례대로 적층하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  11. 제17항에 있어서, 제6의 제2물질층을 형성하는 공정을 상기 제1도전층을 구성하는 물질과 동일한 도전물질을 증착하는 공정으로 대신하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  12. 제8항에 있어서, 상기 제1의 측벽스페이서 및 제2의 측벽스페이서를 구성하는 물질로, 상기 제1물질층을 구성하는 물질과 동일한 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  13. 제3항 내지 제12항 중 어느 한 항에 있어서, 상기 제1물질층 및 제2물질층을 구성하는 물질로, 임의의 식각 공정에 대해 상기 제1도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  14. 제13항에 있어서, 상기 제1물질층을 구성하는 물질로는 산화물을 사용하고, 상기 제2물질층을 구성하는 물질로는 질화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  15. 제13항에 있어서, 상기 제1절연층을 구성하는 물질로는 질화물을 사용하고, 상기 제2물질층을 구성하는 물질로는 산화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  16. 반도체기판 상에 제1도전층을 형성하는 공정, 상기 제1도전층 상에 제2물질층 및 제3물질층이 차례대로 적층된 형태의 소정패턴을 형성하는 공정 상기 소정패턴 측벽에 제1물질층으로 된 제1의 스페이서를 형성하는 공정, 소정 패턴 및 제1의 스페이서를 식각마스크로 하여 상기 제1도전층을 소정 깊이로 이방성식각함으로써 스토리지전극 패턴을 형성하는 공정, 상기 제1의 스페이서를 제거하는 공정, 제2물질층으로 된 소정 패턴 및 상기 스토리지전극 패턴 측벽에 제1물질층으로된 제2의 스페이서를 형성하는 공정, 상기 제2의 스페이서를 식각마스크로 하여 제1도전층을 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법.
  17. 제16항에 있어서, 상기 제2물질층 및 제1물질층을 구성하는 물질로는 임의의 식각에 대해 상기 제1도전층을 구성하는 물질과는 그 식각율이 다른 물질을, 상기 제3물질층을 구성하는 물질로는 임의의 식각에 대해 상기 제1도전층을 구성하는 물질과는 그 식각율이 같거나 비슷한 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  18. 제17항에 있어서, 상기 제1물질층을 구성하는 물질로 질화물을 사용하고, 상기 제3물질층을 구성하는 물질로 다결정실리콘을 사용하며, 상기 제1물질층을 구성하는 물질로 산화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  19. 제18항에 있어서, 상기 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 제1물질층을 구성하는 물질로 된 평탄화층, 제2물질층을 구성하는 물질로 된 식각저지층 및 제1물질층을 구성하는 물질로 된 격리층을 차례대로 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  20. 제17항에 있어서, 상기 제1물질층을 구성하는 물질로 산화물을 사용하고, 상기 제2물짙충을 구성하는 물질로 다결정실리콘을 사용하며, 상기 제2물질층을 구성하는 물질로 질화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  21. 제20항에 있어서, 상기 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 제1물질층을 구성하는 물질로 된 평탄화층, 제3물질층을 구성하는 물질로 된 격리층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
KR1019920015350A 1992-08-26 1992-08-26 반도체 메모리장치 및 그 제조방법 KR960009999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015350A KR960009999B1 (ko) 1992-08-26 1992-08-26 반도체 메모리장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015350A KR960009999B1 (ko) 1992-08-26 1992-08-26 반도체 메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR940004814A true KR940004814A (ko) 1994-03-16
KR960009999B1 KR960009999B1 (ko) 1996-07-25

Family

ID=19338498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015350A KR960009999B1 (ko) 1992-08-26 1992-08-26 반도체 메모리장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR960009999B1 (ko)

Also Published As

Publication number Publication date
KR960009999B1 (ko) 1996-07-25

Similar Documents

Publication Publication Date Title
KR940003029A (ko) 반도체 메모리장치의 커패시터 제조방법
JPH0629482A (ja) 二重のセル・プレートを備えた複数ポリ・スペーサ・スタック型キャパシタ
JPH0818017A (ja) 半導体素子のキャパシター製造方法
JPH0590533A (ja) スタツクド・テキスチヤード・コンテナーコンデンサー
US4053349A (en) Method for forming a narrow gap
TW202207418A (zh) 半導體元件
JP3344786B2 (ja) 半導体メモリセルのキャパシタ電極製造方法
KR940004814A (ko) 반도체메모리장치 및 그 제조방법
JP2708729B2 (ja) 半導体素子のコンタクトホール形成方法
KR940001255A (ko) 반도체 메모리장치 및 그 제조방법
CN113517256B (zh) 用于形成dram的位线接触的隔离图案和制备方法
JPH09237876A (ja) 半導体装置およびその製造方法
KR960003772B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960006721B1 (ko) 스택 캐패시터 제조방법
KR0135150B1 (ko) 반도체 소자의 커패시터 제조방법
KR950002031A (ko) 캐패시터 저장전극 제조방법
KR100248806B1 (ko) 반도체 메모리장치 및 그 제조방법
KR960001338B1 (ko) 반도체 소자의 전하저장전극 제조 방법
KR100252541B1 (ko) 디램셀의스택캐패시터제조방법
KR960011662B1 (ko) 스택캐패시터 제조방법
JP2858228B2 (ja) 半導体メモリ装置及びその製造方法
KR100442779B1 (ko) 디램 소자의 제조방법
KR100442782B1 (ko) 반도체 소자의 커패시터 제조방법
KR960006747B1 (ko) 스택캐패시터 제조방법
KR0139836B1 (ko) 디램의 저장전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010607

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee