KR940003059A - 박막 트랜지스터 제조방법 - Google Patents

박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR940003059A
KR940003059A KR1019920012314A KR920012314A KR940003059A KR 940003059 A KR940003059 A KR 940003059A KR 1019920012314 A KR1019920012314 A KR 1019920012314A KR 920012314 A KR920012314 A KR 920012314A KR 940003059 A KR940003059 A KR 940003059A
Authority
KR
South Korea
Prior art keywords
silicon layer
amorphous silicon
thin film
film transistor
manufacturing
Prior art date
Application number
KR1019920012314A
Other languages
English (en)
Inventor
여주천
소회섭
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019920012314A priority Critical patent/KR940003059A/ko
Publication of KR940003059A publication Critical patent/KR940003059A/ko

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크의 수를 줄여 공정은 단축시킬 수 있게 한 박막트랜지스터의 제조방법에 관한 것으로 액정 디스플레이에 적용되는 박막트랜지스터의 제조에 관한 것인바, 이는 기판위에 투명전극, 소오스/드레인전극,
n형 비정질 실리콘층, 비정질 실리콘층, 게이트 절연막, 게이트 전극을 차레로 형성한 것에 있어서, n형 비정질 실리콘층 증착후에 1차 패턴을 행하고 게이트 전극 증착후에 2차 패턴을 행하여 이루어진다.

Description

박막트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 박막트랜지스터의 단면도.
제3도는 본 발명의 공정단면도.
제4도는 제3도의 (D)부분 평면도.

Claims (2)

  1. 기판(10) 상에 ITO(11), 소오스/드레인전극(12), n형 비정질 실리콘층(13)을 차례로 형성하는 스텝과, 마스크를 사용하여 소오스/드레인 전극 (12)이 분리되도록 일차로 패터닝하는 스템과, 전표면에 비정질 실리콘층(14), 게이트 절연막(15), 게이트전극(16)을 차례로 형성하는 스템과, 마스크를 사용하여 트랜지스터가 형성되도록 이차로 패터닝하는 스텝을 포함하여서 된 박막트랜지스터 제조방법.
  2. 제1항에 있어서, n형 비정질 실리콘층(13)이나 비정질 실리콘층(14) 대신에 카드뮴 셀레나이드를 사용하는 박막트랜지스터 제조방법.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019920012314A 1992-07-10 1992-07-10 박막 트랜지스터 제조방법 KR940003059A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920012314A KR940003059A (ko) 1992-07-10 1992-07-10 박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920012314A KR940003059A (ko) 1992-07-10 1992-07-10 박막 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR940003059A true KR940003059A (ko) 1994-02-19

Family

ID=67147083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012314A KR940003059A (ko) 1992-07-10 1992-07-10 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR940003059A (ko)

Similar Documents

Publication Publication Date Title
KR890011099A (ko) 비정질 실리콘 박막 트랜지스터의 제조방법
KR970048718A (ko) 액정표시장치의 제조방법
KR970028753A (ko) 액정 표시 소자의 제조 방법
KR940003059A (ko) 박막 트랜지스터 제조방법
JPS577972A (en) Insulated gate type thin film transistor
KR960018741A (ko) 액정표시장치용 박막 트랜지스터의 제조방법
KR950021752A (ko) 박막트랜지스터 제조방법
KR940015621A (ko) 액정 표시 판넬 제작방법 및 전극 패드 구조
KR940001454A (ko) 박막트랜지스터 구조 및 제조방법
KR950021763A (ko) 박막트랜지스터 제조방법
KR970004085A (ko) 박막 트랜지스터 및 그의 제조방법
KR920008957A (ko) 박막트랜지스터의 제조방법
KR940016904A (ko) 박막트랜지스터의 제조방법
KR940016910A (ko) 스탭 커버리지를 개선한 박막트랜지스터의 제조방법
KR960019797A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR940016942A (ko) 비정질 실리콘 박막 트랜지스터 제조방법
KR970054520A (ko) 액정표시장치의 박막 트랜지스터 제조방법
KR970048854A (ko) 액정표시장치의 제조방법
KR930005239A (ko) Tft의 제조방법
KR940022902A (ko) 박막트랜지스터 및 이를 구비한 액정판넬 제조방법
KR950006518A (ko) 다결정 실리콘 박막 트랜지스터 액정표시기의 제조방법
KR950009976A (ko) 폴리실리콘 박막트랜지스터 제조방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR960029856A (ko) 3매 마스크를 이용한 액정표시장치 및 그 제조방법
KR900007116A (ko) 복수의 게이트 절연층을 가진 박막트랜지스터와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application