KR940016942A - 비정질 실리콘 박막 트랜지스터 제조방법 - Google Patents

비정질 실리콘 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR940016942A
KR940016942A KR1019920025955A KR920025955A KR940016942A KR 940016942 A KR940016942 A KR 940016942A KR 1019920025955 A KR1019920025955 A KR 1019920025955A KR 920025955 A KR920025955 A KR 920025955A KR 940016942 A KR940016942 A KR 940016942A
Authority
KR
South Korea
Prior art keywords
anodization
thin film
film transistor
gate
amorphous silicon
Prior art date
Application number
KR1019920025955A
Other languages
English (en)
Other versions
KR100258413B1 (ko
Inventor
한창욱
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019920025955A priority Critical patent/KR100258413B1/ko
Publication of KR940016942A publication Critical patent/KR940016942A/ko
Application granted granted Critical
Publication of KR100258413B1 publication Critical patent/KR100258413B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 디스플레이용 박막 트랜지스터의 제조에 있어서 게이트 절연막으로 양극 산화막을 사용할때 하나의 유리 기판에 4개 이상의 판넬을 구성할 수 있는 게이트 패드 구조의 개선에 관한 것이다. 본 발명에 따른 박막 트랜지스터 제조방법은 게이트 패드부분의 양극산화에 있어서 양극산화 방지막을 부분적으로 형성하여 양극산화막에 쓰루 홀을 형성한 것과 유사한 구조를 얻어 양극산화막 식각공정을 제거한 것을 특징으로 한다.

Description

비정질 실리콘 박막 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 전형적인 박막 트랜지스터의 단면도, 제 2 도 (a), (b)는 제 1 도 게이트 금속 전극을 형성하는 사진식각 공정을 나타내는 간략도, 제 3 도는 하나의 유리 기판내에 4개의 판넬 구조를 보인 도면, 제 4 도 (a)-(d)는 본 발명에 따른 양극 산화 방지막을 이용한 게이트 패드 형성방법을 보인 실시예의 공정 단면도, 제 5 도 (a), (b)는 제 4 도에 사용하는 양극 산화 방지 마스크의 예를 나타낸 평면도.

Claims (3)

  1. 액정 디스플레이용 박막 트랜지스터 제조방법에 있어서, 게이트 전극 형성후 게이트 어레이를 제외한 패드부분에 양극산화 방지 마스크를 설치한 후 게이트 전극부분에 양극 산화를 실시하고, 양극산화를 실시한 후 게이트 패드 부분의 양극산화 방지막을 제거하여 양극 산화막에 쓰루 홀을 뚫어준 것 같은 형상의 게이트 패드를 형성하고, 이 게이트 패드위로 소오스, 드레인 금속전극을 증착하는 공정을 포함하는 것을 특징으로 하는박막 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기 양극산화 방지막으로써 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiO2), 또는 감광수지막을 사용하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  3. 제 1 항의 제조방법으로 형성된 액정 디스플레이 소자의 게이트 패드 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920025955A 1992-12-29 1992-12-29 비정질 실리콘 박막 트랜지스터 제조방법 KR100258413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920025955A KR100258413B1 (ko) 1992-12-29 1992-12-29 비정질 실리콘 박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920025955A KR100258413B1 (ko) 1992-12-29 1992-12-29 비정질 실리콘 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR940016942A true KR940016942A (ko) 1994-07-25
KR100258413B1 KR100258413B1 (ko) 2000-06-01

Family

ID=19347075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025955A KR100258413B1 (ko) 1992-12-29 1992-12-29 비정질 실리콘 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100258413B1 (ko)

Also Published As

Publication number Publication date
KR100258413B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
KR950019870A (ko) 신호 라인과 픽셀 전극 사이의 단락 회로를 방지할 수 있는 액정표시(lcd) 장치 및 이의 제조 방법
KR960042172A (ko) 액정표시소자 및 그 제조방법
KR960032058A (ko) 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR970028753A (ko) 액정 표시 소자의 제조 방법
KR940016942A (ko) 비정질 실리콘 박막 트랜지스터 제조방법
KR940012644A (ko) 박막트랜지스터 어레이의 제조방법
KR100542307B1 (ko) Tft-lcd의 제조방법
KR940000911A (ko) 액정표시소자 및 제조방법
KR960043292A (ko) 액정표시소자용 박막트랜지스터 패널 제조방법
KR970075984A (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해 제조되는 액티브매트릭스기판
KR950006518A (ko) 다결정 실리콘 박막 트랜지스터 액정표시기의 제조방법
KR880013032A (ko) 액티브 매트릭스 액정의 제조방법
KR960019777A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR940016904A (ko) 박막트랜지스터의 제조방법
KR950006516A (ko) 액티브 매트릭스 액정 디스플레이(lcd) 및 그 제조방법
KR960018741A (ko) 액정표시장치용 박막 트랜지스터의 제조방법
KR940015621A (ko) 액정 표시 판넬 제작방법 및 전극 패드 구조
KR940015588A (ko) 액티브 매트릭스 액정 디스플레이(lcd) 및 그의 제조방법
KR950033613A (ko) 티에프티-엘씨디(tft-lcd) 및 그 제조방법
KR970016681A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR950009976A (ko) 폴리실리콘 박막트랜지스터 제조방법
KR940003059A (ko) 박막 트랜지스터 제조방법
KR940001453A (ko) 박막 트랜지스터- 액정 디스플레이 패널 및 그 제조방법
KR960024602A (ko) 박막트랜지스터 액정 디스플레이 소자 및 제조방법
KR950012756A (ko) 액정표시소자용 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080131

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee