KR940002394B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR940002394B1
KR940002394B1 KR1019900019974A KR900019974A KR940002394B1 KR 940002394 B1 KR940002394 B1 KR 940002394B1 KR 1019900019974 A KR1019900019974 A KR 1019900019974A KR 900019974 A KR900019974 A KR 900019974A KR 940002394 B1 KR940002394 B1 KR 940002394B1
Authority
KR
South Korea
Prior art keywords
film
region
memory cell
nonvolatile memory
semiconductor device
Prior art date
Application number
KR1019900019974A
Other languages
English (en)
Other versions
KR910013483A (ko
Inventor
가즈요시 시나다
마사유키 요시다
다카히데 미즈타니
나오키 하나다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910013483A publication Critical patent/KR910013483A/ko
Application granted granted Critical
Publication of KR940002394B1 publication Critical patent/KR940002394B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/138—Roughened surface

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1도는 본 발명의 제1실시예에 따른 반도체장치의 제조방법을 설명하기 위한 단면도.
제2도는 종래 기술에 따른 반도체장치의 제조방법을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 불휘발성 메모리셀영역과 논리영역을 구별하는 파선
22 : P-형 실리콘기판 23 : 제1게이트산화막
24 : 제1다결정실리콘막 25 : CVD산화막
26 : 레지스트막 27 : 채널
28 : 제1게이트산화막(Poly-Poly 절연막)
29 : 제2다결정실리콘막 30 : 제어게이트
31 : 부유게이트 32 : 게이트전극
33 : N+형 드레인영역 34 : N+형 소오스영역
35 : 산화막 36 : 페시베이숀막
37 : Al배선
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것이다.
[종래의 기술 및 문제점]
종래 불휘발성 메모리셀영역과, MOS트랜지스터에 의한 논리영역이 혼재된 반도체장치의 제조방법은, 이하 제2a 내지 e도를 참조해서 설명되는 바와 같은 기술이 이용되었는바, 여기서 참조부호 1은 불휘발성 메모리셀영역과 논리영역을 구별하는 파선이다.
먼저, 제2a도에 나타낸 바와 같이 반도체기판(2)상에 제1게이트전극(3)을 열산화법에 의해 형성한후, 제1다결정실리콘막(4)을 퇴적시킨다. 다음에 제2b도에 나타낸 바와 같이 논리영역의 제1다결정실리콘막(4)과 제1게이트산화막(3)을 박리시킨 후, 열산화법에 의해 제2게이트산화막(5)을 형성한다. 다음에, 제2c도에 나타낸 바와 같이 상기 제2게이트산화막(5)상에 직접 레지스트막(6)을 도포하고, 이후 상기 레지스트막(6)의 원하는 부분을 개공하며, 상기 레지스트막(6)의 개공부로 부터 상기 논리영역이 반도체기판(2)중에 MOS트랜지스터의 채널영역(7)을 형성하기 위해 불순물이온을 주입한다. 다음에 제2d도에 나나탠 바와 같이 레지스트막(6)을 박리한 후, 제2다결정실리콘막(8)을 퇴적한다. 마지막으로 제2e도에 나타낸 바와 같이 불휘발성 메모리셀영역의 제2다결정실리콘막(8)과 제1다결정실리콘막(4)을 자기정합드라이에 칭함으로써 제어게이트(9 ; 제2다결정실리콘막)와 부유게이트(10 ; 제1다결정실리콘막(4)로 이루어진 스택구조의 불휘발성 메모리셀과, 논리영역의 제2다결정실리콘막(8)을 드라이에칭함으로써 게이트전극(11)을 형성한다. 그러나 이와 같은 제조방법에는 다음과 같은 결점이 있다.
첫째로, 논리영역의 제1게이트산화막을 통해 불순물이온을 주입하는 공정으로 되어 있기 때문에 상기 절연막중에 불순물주위가 형성되어 있다. 따라서 상기 불순물주이에 의해 소자의 불안정성을 초래한다.
둘째로, 논리영역에 대한 불순물이온주입을 위해 불휘발성 메모리셀영역의 Poly-Poly절연막(12 ; 부유게이트와 제어게이트간의 절연막을 칭하는 것임. 이하 동일함)과 논리영역의 게이트산화막상에 직접 레지스트막을 도포하기 때문에 불휘발성 메모리셀영역과 MOS트랜지스터의 동작·신뢰성상 중요한 Poly-Poly절연막과 게이트산화막에 오염원으로서 일반적으로 알려진 레지스트막이 부착되게 된다.
또한, 기판보호를 위한 희생산화막(犧牲酸化膜)을 열산화법(통상, 800~1000℃)으로 형성하면, 불휘발성 메모리셀영역의 부유게이트로 되는 제1다결정실리콘막이 2회의 고온열산화처리를 받게 되어 제1다결정실리콘막의 표면에 기상(起狀)이 강조되고, 내압불량을 발생시켜 셀의 신뢰성이 나빠진다는 우려가 있다. 따라서 기판보호를 위한 희생산화막은 열산화법 보다도 저온의 공정으로 퇴적시키는 것이 바람직하다.
이와 같이 종래에는 논리영역의 MOS트랜지스터의 게이트산화막이 레지스트막 도포나 불순물이온주입에 의해 오염되어 MOS트랜지스터의 신뢰성이 현저하게 열화됨과 더불어 불휘발성 메모리셀영역이 Poly-Poly절연막에 레지스트막이 도포되기 때문에 불휘발성 메모리셀영역이 신뢰성도 열화될 염려가 있다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 불휘발성 메모리셀영역과 MOS트랜지스터에 의한 논리영역이 혼재하는 반도체장치에 있어서, MOS트랜지스터의 신뢰성 및 불휘발성 메모리셀영역의 신뢰성이 열화되지 않는 우수한 반도체장치의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 불휘발성 메모리셀영역과 MOS트랜지스터에 의한 논리영역이 혼재하는 반도체장치의 제조방법에 있어서, 반도체기판(22)상의 제1절연막(23)과 제1전극측(24)을 형성한 후, 상기 불휘발성 메모리셀영역의 제1전극층(24)과 제1절연막(23)을 남겨 상기 논리영역의 제1전극층과 제1절연막만을 박리하는 공정과, 상기 공정후 퇴적희생절연막(26)을 전체면에 퇴적시키고, 상기 퇴적희생절연막(25)상에 레지스트막(26)을 도포하는 공정, 상기 레지스트(26)의 원하는 부분을 개공하고, 상기 레지스트막(26)의 개공부로부터 상기 논리영역의 반도체기판중에 불순물이온을 주입하는 공정 및, 상기 레지스트막(26) 및 상기 퇴적희생절연막(25)을 박리하고, 상기 불휘발성 메모리셀영역의 제1전극층상과 상기 논리영역의 반도체기판상에 제2절연막(30,32)과 제2전극층(35)을 형성하는 공정을 구비하는 이루어진 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 불휘발성 메모리셀영역과 논리영역의 전체면에 퇴적희생절연막을 형성하고, 레지스트도포를 실행하여 논리영역의 채널영역을 형성하는 부분에맘 불순물이온을 주입함으로써 레지스트막과 퇴적희생절연막을 박리시킨 후, 새로운 게이트산화막을 형성하고 있기 때문에 불휘발성 메모리셀과 MOS트랜지스터의 동작·신뢰성상 중요한 Poly-Poly절연막과 게이트산화막에 오염원으로서 일반적으로 알려진 레지스트막이 부착되지 않게 된다. 즉, 소자의 구성요소로 되는 막의 신뢰성이 유지되게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다.
제1a 내지 f도는 EPROM과 MOS트랜지스터가 혼재하는 반도체장치를 본 발명에 적용한 실시예를 나타낸 것으로, 여기서 참조부호 21은 불휘발성 메모리셀영역과 논리영역을 구별하는 파선이다.
먼저, 제1a도에 나타낸 바와 같이 P-형 실리콘기판(22)상에 열산화법에 의해 두께 250Å에 제1게이트산화막(23)을 형성하고, 감압 CVD법에 의해 제1다결정실리콘막(24)을 형성한다. 다음에 제1b도레 나타낸 바와 같이 논리영역의 제1다결정실리콘막(24)과 제1게이트산화막(23)을 박리시킨 후, 제1다결정실리콘막(24)과 P-형 실리콘기판(22)을 레지스트막도포나 이온주입에 의해 오염시키지 않기 위해 CVD법에 의해 두께 250Å의 산화막(25)을 퇴적시키게 되는데, 이 막이 퇴적희생절연막이다.
다음에 제1c도에 나타낸 바와 같이 상기 CVD산화막(25)상에 레지스트막(26)을 퇴적하고, 이 레지스트막(26)의 채널(27)형성부분을 개공하여 논리영역의 불순물이온을 주입한다. 다음에, 제1d도에 나타낸 바와 같이 레지스트막(26)을 제거한 후, 다시 CVD산화막(25)을 NH4F액 중에서 에칭하고, 열산화법에 의해 900~1000℃의 산소분위기 중에서 제2게이트산화막(28)을 형성하며, 이어서 두께 0.4μ의 제2다결정실리콘막(29)을 퇴적시킨다. 다음에, 제1e도에 나타낸 바와 같이 불휘발성 메모리셀영역이 제2다결정실리콘막(29)과 제1다결정실리콘막(24)을 자기정합드라이에칭함으로써 제어게이트(30 ; 제2다결정실리콘막(29))와 부유게이트(31 ; 제1다결정실리콘막(24))로 이루어진 스택구조의 불휘발성 메모리셀과 논리영역의 제2다결정실리콘막(29)을 드라이에칭함으로써 게이트전극(32)을 형성한다. 마지막으로 제1f도에 나타낸 바와 같이 확산층 형성을 위해 불순물이온을 주입함으로써 논리영역의 MOS트랜지스터상의 불휘발성 메모리셀영역의 EPROM의 N+형 드레인영역(33)과 N+형 소오스영역(34)을 형성한다. 또, 산화막(35)과 페시베이숀막(36)을 형성하고, 다시 이 페시베이숀막(36)에 콘택트홀을 설치하며, 이 콘택트홀에 Al배선(37)을 형성한다. 본 실시예에서는, 제1다결정실리콘막 및 P-형 실리콘기판보호를 위한 희생산화막을 CVD법에 의해 형성하였다. 이것은 불휘발성 메모리셀이 부유게이트로 되는 제1다결정실리콘막이 고온의 열처리를 가능한한 받지 않도록 하기 위함이다, 그러나, 기판보호를 위한 희생산화막은 저온의 공정에서 퇴적되면 되고, CVD막에 한정되는 것은 아니다. 또 산화막 이와의 절연막으로도 유효하다.
본 실시예에 있어서는 MOS트랜지스터로서 NMOS(N채널 MOS)을 채택하였지만, MOS트랜지스터는 PMOS(P채널 MOS) 또는 CMOS(상보형 MOS) 이어도 된다.
또한, 제어게이트 또는 게이트전극으로서 이용된 제2다결정실리콘막은 폴리사이드막이어도 된다.
또한, 불휘발성 메모리셀은 EEPROM, 프레시 EEPROM(일괄 소거형 EEPROM)으로도 본 발명에 적용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, EPROM, EEPROM등의 불휘발성 메모리셀영역과 MOS트랜지스터에 의해 논리영역이 혼재하는 반도체장치에 있어서, 디바이스의 구성요소로 되는 막이 오염되지 않기 때문에 MOS트랜지스터 및 불휘발성 메모리셀의 신뢰성을 열화시키지 않게 된다.

Claims (1)

  1. 불휘발성 메모리셀영역과 MOS트랜지스터에 의한 논리영역이 혼재하는 반도체장치의 제조방법에 있어서, 반도체기판(22)상의 제1절연막(23)과 제1전극층(24)을 형성한 후, 상기 불휘발성 메모리셀영역의 제1전극층(24)과 제1절연막(23)을 남겨 상기 논리영역의 제1전극층과 제1절연막만을 박리하는 공정과, 상기 공정후 퇴적희생절연막(25)을 전체면에 퇴적시키고, 상기 퇴적희생절연막(25)상에 레지스트막(26)을 도포하는 공정, 상기 레지스트막(26)이 원하는 부분을 개공하고, 상기 레지스트막(26)의 개공부로부터 상기 논리영역의 반도체기판중에 불순물이온을 주입하는 공정 및, 상기 레지스트막(26) 및 상기 퇴적희생절연막(25)을 박리하고, 상기 불휘발성 메모리셀영역의 제1전극층상과 상기 논리영역의 반도체기판상에 제2절연막(30,32)과 제2전극층(35)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
KR1019900019974A 1989-12-06 1990-12-06 반도체장치의 제조방법 KR940002394B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1315156A JP2509717B2 (ja) 1989-12-06 1989-12-06 半導体装置の製造方法
JP01-315156 1989-12-06

Publications (2)

Publication Number Publication Date
KR910013483A KR910013483A (ko) 1991-08-08
KR940002394B1 true KR940002394B1 (ko) 1994-03-24

Family

ID=18062094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019974A KR940002394B1 (ko) 1989-12-06 1990-12-06 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US5094967A (ko)
EP (1) EP0431522B1 (ko)
JP (1) JP2509717B2 (ko)
KR (1) KR940002394B1 (ko)
DE (1) DE69016955T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JP3548984B2 (ja) * 1991-11-14 2004-08-04 富士通株式会社 半導体装置の製造方法
JP2924622B2 (ja) * 1993-12-28 1999-07-26 日本電気株式会社 半導体装置の製造方法
US5422292A (en) * 1994-09-30 1995-06-06 United Microelectronics Corp. Process for fabricating split gate flash EEPROM memory
US5631178A (en) * 1995-01-31 1997-05-20 Motorola, Inc. Method for forming a stable semiconductor device having an arsenic doped ROM portion
US6330190B1 (en) 1996-05-30 2001-12-11 Hyundai Electronics America Semiconductor structure for flash memory enabling low operating potentials
US6043123A (en) * 1996-05-30 2000-03-28 Hyundai Electronics America, Inc. Triple well flash memory fabrication process
US5861650A (en) * 1996-08-09 1999-01-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising an FPGA
US6265266B1 (en) * 1996-09-27 2001-07-24 Xilinx, Inc. Method of forming a two transistor flash EPROM cell
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
US6190966B1 (en) * 1997-03-25 2001-02-20 Vantis Corporation Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration
KR100400764B1 (ko) * 1997-12-29 2003-12-24 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법
US6015730A (en) * 1998-03-05 2000-01-18 Taiwan Semiconductor Manufacturing Company Integration of SAC and salicide processes by combining hard mask and poly definition
TW390028B (en) * 1998-06-08 2000-05-11 United Microelectronics Corp A flash memory structure and its manufacturing
KR20000003475A (ko) * 1998-06-29 2000-01-15 김영환 메모리소자 제조방법
KR100318320B1 (ko) * 1999-05-10 2001-12-22 김영환 반도체장치의 제조방법
US7573095B2 (en) * 2006-12-05 2009-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cells with improved program/erase windows
US7652923B2 (en) * 2007-02-02 2010-01-26 Macronix International Co., Ltd. Semiconductor device and memory and method of operating thereof
KR100835430B1 (ko) * 2007-05-21 2008-06-04 주식회사 동부하이텍 반도체 소자의 듀얼 게이트 전극 형성 방법
CN108807397A (zh) * 2018-05-31 2018-11-13 武汉新芯集成电路制造有限公司 一种改善栅极孔洞缺陷的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
JPS5519851A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Manufacture of non-volatile memories
JPS56116670A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS5963763A (ja) * 1982-10-05 1984-04-11 Fujitsu Ltd 半導体装置の製造方法
JPS60189971A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 半導体装置の製造方法
US4584027A (en) * 1984-11-07 1986-04-22 Ncr Corporation Twin well single mask CMOS process
FR2583920B1 (fr) * 1985-06-21 1987-07-31 Commissariat Energie Atomique Procede de fabrication d'un circuit integre et notamment d'une memoire eprom comportant deux composants distincts isoles electriquement
JPS62176158A (ja) * 1986-01-29 1987-08-01 Ricoh Co Ltd ２層ポリシリコン構造の素子を含む半導体集積回路装置の製造方法
FR2642900B1 (fr) * 1989-01-17 1991-05-10 Sgs Thomson Microelectronics Procede de fabrication de circuits integres a transistors de memoire eprom et a transistors logiques

Also Published As

Publication number Publication date
EP0431522A2 (en) 1991-06-12
JPH03177064A (ja) 1991-08-01
JP2509717B2 (ja) 1996-06-26
EP0431522B1 (en) 1995-02-15
EP0431522A3 (en) 1991-11-06
KR910013483A (ko) 1991-08-08
US5094967A (en) 1992-03-10
DE69016955T2 (de) 1995-07-20
DE69016955D1 (de) 1995-03-23

Similar Documents

Publication Publication Date Title
KR940002394B1 (ko) 반도체장치의 제조방법
US4373249A (en) Method of manufacturing a semiconductor integrated circuit device
US6365472B1 (en) Semiconductor device and method of manufacturing the same
KR100286731B1 (ko) 플래시메모리제조방법
KR930004117B1 (ko) 반도체장치의 제조방법
JP2007250734A (ja) シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
KR0172116B1 (ko) 반도체 장치의 제조방법
US5924001A (en) Ion implantation for preventing polycide void
US6133101A (en) Low mask count process to fabricate mask read only memory devices
US6124187A (en) Method of fabricating semiconductor device
EP0450401B1 (en) Method of manufacturing non-volatile semiconductor memory device
US6040238A (en) Thermal annealing for preventing polycide void
US5861333A (en) Method of tunnel window process for EEPROM cell technology
US5985712A (en) Method of fabricating field effect transistor with an LDD structure
KR100223736B1 (ko) 반도체 소자 제조 방법
KR0129984B1 (ko) 반도체장치 및 그 제조방법
US5885873A (en) Double coding processes for mask read only memory (ROM) devices
JPH0831539B2 (ja) 不揮発性メモリの製造方法
JP3397804B2 (ja) 不揮発性メモリの製造方法
KR100266635B1 (ko) 반도체산화막형성방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR100442573B1 (ko) 엠비디드 메모리 소자의 제조 방법
KR900005125B1 (ko) 반도체 장치의 제조방법
KR960026925A (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060228

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee