KR940001377A - 반도체장치의제조방법 - Google Patents
반도체장치의제조방법 Download PDFInfo
- Publication number
- KR940001377A KR940001377A KR1019920009621A KR920009621A KR940001377A KR 940001377 A KR940001377 A KR 940001377A KR 1019920009621 A KR1019920009621 A KR 1019920009621A KR 920009621 A KR920009621 A KR 920009621A KR 940001377 A KR940001377 A KR 940001377A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- metal layer
- capacitor
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 11
- 239000004065 semiconductor Substances 0.000 title claims abstract 11
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract 10
- 239000002184 metal Substances 0.000 claims abstract 10
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract 6
- 150000004706 metal oxides Chemical class 0.000 claims abstract 6
- -1 oxygen ions Chemical class 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 3
- 229910052721 tungsten Inorganic materials 0.000 claims 3
- 239000010937 tungsten Substances 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 2
- 206010021143 Hypoxia Diseases 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 커패시터의 전극으로 사용되는 금속층의 소정깊이에 산소이온을 주입하여 커패시터의 유전체막인 금속산화물층을 형성하는 공정을 구비하는 것을 특징으로 한다. 따라서 커패시터의 제1전극 (하부전극)으로 금속박막을 형성한후, 유전체막을 별도의 막 (layer) 형성없이 바로 상기 금속박막에 산소이온을 주입하여 금속산화물층을 형성함으로써, 상기 금속산화물층을 유전체막으로 사용하였다. 그러므로, 금속산화물층이 산소가 결핍되지 않는 상태로 제작이 가능하여 전기적 특성이 개선될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제IA도 내지 제ID도는 본 발명에 따른 커패시터의 형성방법의 일실시예를 나타낸 공정순서도. 제IE도는 상기 제IB도에 대응되는 산소이온농도의 분포를 나타내는 그래프 제2A 내지 제2C도는 본 발명에 따른 커패시터의 형성 방법의 다른 실시예를 나타낸 공정순서도, 제2D도는 상기 제2C도에 대응되는 산소이온농도의 분포를 나타내는 그래프.
Claims (12)
- 커패시터의 전극으로 사용되는 금속층의 소정깊이에 산소이온을 주입하여 커패시터의 유전체막인 금속산화물총을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 금속층은 텅스텐, 혹은 알루미늄, 혹은 티타늄, 혹은 탄탈륨인 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 금속층의 소정깊이는 상기 금속층의 표면근방인 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 텅스텐의 두께는 1000Å정도인 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 이온주입은 수십keV∼수십leV의 에너지로 I×E17∼I×E20 이온/㎤산소를 주입하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 금속산화물층의 형성공정후, 결과물 전면에 커패시터의 상부전극으로사용되는 도전층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항또는 제6항에 있어서, 상기 금속층위에 이온주입 완충막을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제7항에 있어서. 상기 이온주입완충막은 산화실리콘 또는 포토레지스트인 것을 특징으로 하는 반도체장치의 제조방법.
- 제8항에 있어서. 상기 산화실리콘의 두께는 수백Å 정도이고, 상기 포토레지스트의 두께는 수㎛ 정도인 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 금속층의 소정깊이는 상기 금속층의 중간부분인 것을 특징으로 하는 반도체장치의 제조방법.
- 제10항에 있어서, 상기 텅스텐의 두께는 1500Å정도인 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 이온주입은 수십keV∼수백keV의 에너지로 I×E17∼I×E20 이온/㎤산소를 주입하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920009621A KR100269271B1 (ko) | 1992-06-03 | 1992-06-03 | 반도체장치의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920009621A KR100269271B1 (ko) | 1992-06-03 | 1992-06-03 | 반도체장치의제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940001377A true KR940001377A (ko) | 1994-01-11 |
KR100269271B1 KR100269271B1 (ko) | 2000-10-16 |
Family
ID=19334122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920009621A KR100269271B1 (ko) | 1992-06-03 | 1992-06-03 | 반도체장치의제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100269271B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100360150B1 (ko) * | 1995-06-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
KR100411300B1 (ko) * | 2001-06-30 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4333808A (en) * | 1979-10-30 | 1982-06-08 | International Business Machines Corporation | Method for manufacture of ultra-thin film capacitor |
-
1992
- 1992-06-03 KR KR1019920009621A patent/KR100269271B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100360150B1 (ko) * | 1995-06-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
KR100411300B1 (ko) * | 2001-06-30 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100269271B1 (ko) | 2000-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4079402A (en) | Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface | |
KR970013412A (ko) | 반도체소자의 제조방법 | |
KR960026878A (ko) | 집적회로용 용량소자 및 그 제조방법 | |
US4502069A (en) | Contact for an MIS-semiconductor component and method for manufacturing the same | |
KR900003967A (ko) | 반도체 장치 및 그 제조 방법 | |
KR960039259A (ko) | 불순물 농도 프로파일 측정방법 | |
KR940001377A (ko) | 반도체장치의제조방법 | |
KR970054020A (ko) | 캐패시터 제조방법 | |
KR930011163A (ko) | 반도체 소자 분리 방법 | |
JPS63119527A (ja) | 半導体装置の製造方法 | |
KR940004711A (ko) | 폴리실리콘층 형성방법 | |
KR890004399A (ko) | 집적 반도체회로를 내포하고 있는 기판에 저고유 접촉저항을 갖는 접점을 제조하는 방법 | |
KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
KR960012563A (ko) | 반도체소자의 트랜지스터 제조방법 | |
KR950012717A (ko) | 반도체 소자 제조 방법 | |
KR890005836A (ko) | 반도체 메모리 장치의 제조방법 | |
KR950015566A (ko) | 대칭적 이온 주입 방법 | |
KR960039143A (ko) | 반도체 소자의 콘택 제조방법 | |
JPS648644A (en) | Manufacture of semiconductor device | |
KR950025892A (ko) | 반도체 소자의 평탄화 방법 | |
KR970003675A (ko) | 반도체 소자 및 그 제조방법 | |
KR950002017A (ko) | 반도체 소자의 유전체막 형성방법 | |
KR960026217A (ko) | 반도체 소자 제조방법 | |
KR920001757A (ko) | 모오스 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |