KR950002017A - 반도체 소자의 유전체막 형성방법 - Google Patents
반도체 소자의 유전체막 형성방법 Download PDFInfo
- Publication number
- KR950002017A KR950002017A KR1019930012336A KR930012336A KR950002017A KR 950002017 A KR950002017 A KR 950002017A KR 1019930012336 A KR1019930012336 A KR 1019930012336A KR 930012336 A KR930012336 A KR 930012336A KR 950002017 A KR950002017 A KR 950002017A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric film
- semiconductor device
- polycrystalline silicon
- forming
- grain boundaries
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims abstract 7
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 150000002500 ions Chemical class 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 2
- 229910052698 phosphorus Inorganic materials 0.000 claims 2
- 239000011574 phosphorus Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- -1 arsenic ions Chemical class 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000001788 irregular Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 제조공정 중 유전체막을 형성하는 방법에 관한 것으로, 다결정 실리콘상에 형성된 유전체막의 파괴정도를 증가시키기 위하여, 다결정 실리콘 입계에 의한 표면의 요철형상을 물리적으로 파괴하여 표면을 평탄화시킨 다음, 그 상부에 유전체막을 형성하므로써, 유전체막의 파괴정도를 증가시킬 수 있는 반도체 소자의 유전체막 형성방법에 관하여 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명에 따른 반도체 소자의 유전체막을 형성하는 단계를 나타낸 단면도.
Claims (2)
- 반도체 소자의 제조공정중 유전체막 형성방법에 있어서, 실리콘 기판(1)상에 다결정 실리콘(2)을 증착 형성하되, 상기 형성된 다결정 실리콘(2)의 표면이 입계에 의해 요철형상으로 된 것을 이온 주입기를 이용하여 인(P)이나 비소(As) 이온을 주입하여 다결정 실리콘의 입계를 파괴하여 표면을 평탄화한 다음, 평탄화된 다결정 실리콘(2a)상에 유전체막(3)을 형성하는 것을 특징으로 하는 반도체 소자의 유전체막 형성방법.
- 제1 항에 있어서, 상기 다결정 실리콘 입계를 파괴하기 위해 이온 주입기를 이용하여 인이나 비소이온을 주입할 때, 주입 에너지는 40~60KeV로 하고, 그 주입량은 1014/㎠~5×1014/㎠으로 하여 다결정 실리콘 입계로 파괴하는 것을 특징으로 하는 반도체 소자의 유전체막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93012336A KR960009990B1 (en) | 1993-06-30 | 1993-06-30 | Method for forming a dielectric layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93012336A KR960009990B1 (en) | 1993-06-30 | 1993-06-30 | Method for forming a dielectric layer in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002017A true KR950002017A (ko) | 1995-01-04 |
| KR960009990B1 KR960009990B1 (en) | 1996-07-25 |
Family
ID=19358550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93012336A KR960009990B1 (en) | 1993-06-30 | 1993-06-30 | Method for forming a dielectric layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960009990B1 (ko) |
-
1993
- 1993-06-30 KR KR93012336A patent/KR960009990B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009990B1 (en) | 1996-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013412A (ko) | 반도체소자의 제조방법 | |
| DE69504495T2 (de) | Spannungsdurchbruchfeste halbleiterbauelemente aus einkristall-siliziumkarbid und verfahren zu deren herstellung | |
| WO2004053945A3 (en) | Re-crystallization of semiconductor surface film and doping of semiconductor by energetic cluster irradiation | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| US6281131B1 (en) | Methods of forming electrical contacts | |
| KR950002017A (ko) | 반도체 소자의 유전체막 형성방법 | |
| KR950007030A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR960026413A (ko) | 실리콘 기판에의 게터링층 형성방법 | |
| EP1035566A2 (en) | Method for forming a buried doped layer with connecting portions within a semiconductive device | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR940004711A (ko) | 폴리실리콘층 형성방법 | |
| KR890005836A (ko) | 반도체 메모리 장치의 제조방법 | |
| KR970030317A (ko) | 반도체소자 제조 방법 | |
| KR980005427A (ko) | 반도체 소자의 불순물 이온 주입방법 | |
| KR970003634A (ko) | 반도체소자의 평탄화 방법 | |
| KR890004399A (ko) | 집적 반도체회로를 내포하고 있는 기판에 저고유 접촉저항을 갖는 접점을 제조하는 방법 | |
| KR960026548A (ko) | 반도체 소자분리막 형성 방법 | |
| KR960026141A (ko) | 실리콘 기판에 의한 얕은 접합층 저온 형성방법 | |
| KR970063477A (ko) | 마스크를 이용한 고에너지 이온주입방법 | |
| KR930014782A (ko) | 얕은 접합 형상을 가진 반도체소자 및 그 제조방법 | |
| KR970003675A (ko) | 반도체 소자 및 그 제조방법 | |
| KR970072206A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR950021093A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| KR970003773A (ko) | 반도체소자 제조방법 | |
| KR940001448A (ko) | 이중주입(Double Implant)공정에 의한 채널형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |