KR940001349A - 반도체 장치의 소자격리 방법 - Google Patents
반도체 장치의 소자격리 방법 Download PDFInfo
- Publication number
- KR940001349A KR940001349A KR1019920009981A KR920009981A KR940001349A KR 940001349 A KR940001349 A KR 940001349A KR 1019920009981 A KR1019920009981 A KR 1019920009981A KR 920009981 A KR920009981 A KR 920009981A KR 940001349 A KR940001349 A KR 940001349A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- trench
- polysilicon
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 장치의 소자격리 방법에 관한 것으로서, 구체적으로 반도체 기판상에 형성되는 복수의 반도체 소자들 사이에서 상기 소자들간의 전기적 절연을 위해 소자격리용 산화막을 형성하는 방법에 관한 것이다.
실리콘 기판(21)상에 제1산화막(22) 및 질화막(23)을 순차 형성하는 공정과, 상기 질화막(23)상에 형성된 소정 패턴외 감광막(24)을 마스크로 사용하여 상기 질화막(23), 제1산화막(22) 및 실리콘 기판(21)을 식각해서 양측벽과 바닥표면을 갖는 트렌치를 형성하는 공정과, 상기 트렌치의 양측벽과 바닥표면 상에 소정 두께의 제2산화막(25)을 형성한 다음 불순물의 주입으로 상기 기판(21)내에 채널정지층을 형성하는 공정과, 상기 트렌치의 양측벽에 스페이서(26)를 형성하는 공정과, 상기 트렌치 내에 폴리실리콘(28)을 충진하는 공정과, 상기 충진된 폴리실리콘(28)을 산화하여 소자격리용 제3산화막(29)을 형성하는 공정과, 상기 제3산화막(29)을 식각하여 소자격리 산화막을 형성하는 공정을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따라 반도체 장치의 소자를 격리하는 방법을 예시한 공정도.
제3도는 본 발명의 따른 실시예에 따라 반도체 장치의 소자를 격리하는 방법을 예시한 공정도.
Claims (6)
- 실리콘 기판(21)상에 제1산화막(22) 및 질화막(23)을 순차 헝성하는 공정과, 상기 질화막(23)상에 형성된 소정 패턴의 감광막(24)을 마스크로 사용하여 상기 질화막(23), 제1산화막(22) 및 실리콘 기판(21)을 식각해서 양측벽과 바닥표면을 갖는 트렌치를 형성하는 공정과, 상기 트렌치의 양측벽과 바닥표면상에 소정 두께의 제2산화막(25)을 형성한 다음 불순물의 주입으로 상기 기판(21)내에 채널정지층을 형성하는 공정과, 상기 트렌치의 양측벽에 스페이서(26)를 형성하는 공정과, 상기 트렌치내에 폴리실리콘(28)을 충진하는 공정과, 상기 충진된 폴리 실리콘(28)을 산화하여 소자격리용 제3산화막(29)을 형성하는 공정과, 상기 제3산화막(29)을 식각하여 소자격리 산화막을 형성하는 공정을 포함하는 반도체 장치의 소자격리 방법.
- 제1항에 있어서, 채널정지층 형성을 위한 불순물의 주입이 상기 제2산화막(25)보다 먼저 수행되는 것을 특징으로 하는 반도체 장치의 소자격리 방법.
- 제1항에 있어서, 상기 스페이서는 질화물로 이루어진 것을 특징으로 하는 반도체 장치의 소자격리 방법.
- 제1항에 있어서, 상기 폴리 실리콘(28)의 충진공정은 상기 트렌치의 바닥표면에 산화막(27)을 형성한 다음에 수행되는 것을 특징으로 하는 반도체 장치의 소자격리 방법.
- 제1항 또는 제4항에 있어서, 상기 폴리실리콘(28)의 산화공정은 이 충진된 폴리실리콘의 일부만 산화하여 형성된 제3산화막(29b) 내부에 웅력홉수용 폴리실리콘(28a)이 내재한 것을 특징으로 하는 반도체 장치의 소자격리 방법.
- 제1항에 있어서, 상기 폴리실리콘(28)을 완전 산화하는 것을 특징으로 하는 반도체 장치의 소자격리 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009981A KR950007422B1 (ko) | 1992-06-09 | 1992-06-09 | 반도체 장치의 소자격리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009981A KR950007422B1 (ko) | 1992-06-09 | 1992-06-09 | 반도체 장치의 소자격리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001349A true KR940001349A (ko) | 1994-01-11 |
| KR950007422B1 KR950007422B1 (ko) | 1995-07-10 |
Family
ID=19334419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009981A KR950007422B1 (ko) | 1992-06-09 | 1992-06-09 | 반도체 장치의 소자격리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007422B1 (ko) |
-
1992
- 1992-06-09 KR KR1019920009981A patent/KR950007422B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007422B1 (ko) | 1995-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009016A (ko) | 반도체 장치의 제조방법 및 장치 | |
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR960019649A (ko) | 반도체 장치의 제조방법 | |
| KR920020676A (ko) | 반도체 장치의 소자분리 방법 | |
| KR970053384A (ko) | 반도체장치의 소자분리 영역 형성방법 | |
| KR940001349A (ko) | 반도체 장치의 소자격리 방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| KR950029850A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100223936B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
| KR950034625A (ko) | 모스(mos) 반도체 소자의 제조 방법 | |
| KR950021402A (ko) | 트렌치형 소자분리막 형성방법 | |
| KR930001340A (ko) | 반도체 장치 제조방법 | |
| KR930011159A (ko) | 반도체장치의 소자분리구조 및 그 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR930014778A (ko) | 반도체 장치의 소자분리방법 | |
| KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970003803A (ko) | 소자분리막 제조방법 | |
| KR960005841A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR970004057A (ko) | 반도체 소자의 제조방법 | |
| KR950030305A (ko) | 반도체 장치의 소자격리방법 | |
| KR950021401A (ko) | 트렌치형 소자분리막 제조방법 | |
| KR960019650A (ko) | 반도체장치의 격리방법 | |
| KR950024299A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980616 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |