KR940000377B1 - Cpu를 사용한 데이타 처리장치 - Google Patents

Abstract

내용 없음.

Description

CPU를 사용한 데이타 처리장치

제1도는 종래 기록장치의 각부를 제어하는 제어구성을 도시하는 블록도.

제2도는 제1도의 제어구성동작을 설명하기 위한 흐름도.

제3도는 본 발명을 적용할 수 있는 잉크제트기록장치의 구성을 도시하는 외관사시도.

제4도는 본 발명의 제1실시예인 기록장치의 구성을 도시하는 블록도.

제5도는 제1실시예의 기록장치에 있어서의 데이타전송처리에 관련되는 동작의 타이밍차트.

제6도는 제1실시예의 기록장치 MPU의 동작을 설명하기 위한 흐름도.

제7도는 본 발명의 제2실시예에 기록장치의 MPU동작을 설명하기 위한 흐름도.

제8도는 제2실시예의 기록장치에 있어서 데이타 전송처리에 관련된 동작의 타이밍차트.

제9도는 본 발명의 제3실시예인 기록장치의 구성을 도시하는 블록도.

제10도는 제3실시예의 기록장치 데이타 전송처리 및 리프레시에 관련된 동작의 타이밍차트.

제11도는 본 발명의 제4실시예인 기록장치의 구성을 도시하는 블록도.

제12도는 제4실시예의 기록장치 데이타 전송처리 및 리프레시에 관련된 동작의 타이밍차트.

제13도는 본 발명의 제5실시예인 기록장치의 구성을 도시하는 블록도.

제14도는 제5실시예의 기록장치 데이타 전송처리 및 데이타소식에 관련된 동작의 타이밍차트.

제15도는 제5실시예의 기록장치 MPU의 동작을 설명하기 위한 흐름도.

제16도는 본 발명의 제6실시예인 기록장치의 구성을 도시하는 블록도.

제17도는 제6실시예의 기록장치 데이타 전송, 데이타 소실 및 리프레시에 동작의 타이밍차트.

제18도는 본 발명의 제7실시예의 제어구성의 개요를 도시하는 블록도.

제19도 및 제20도는 제7실시예의 동작개요를 예시하는 각각 흐름도 및 타이밍차트.

제21도는 제1도의 데이타 제어회로의 상세를 도시하는 블록도.

제22도는 MPU의 어드레스공간을 도시하는 메모리맵.

제23도 내지 제25도는 ACK신호, BUSY신호의 타이밍을 도시하는 타이밍차트.

제26도는 MPU의 동작을 도시하는 흐름도.

제27도는 MPU의 RAM 억세스의 타이밍을 도시하는 타이밍차트.

제28도는 RAM 리프레시의 타이밍을 도시하는 타이밍차트.

제29도는 기록동작을 설명하는 타이밍차트.

제30도는 기록데이타의 판독타이밍을 도시하는 타이밍차트.

제31도는 헤드에의 데이타출력 타이밍을 도시하는 타이밍차트.

제32도는 본 발명의 제8항 실시예의 구성을 도시하는 블록도.

제33도는 제8실시예를 동작을 설명하기 위한 흐름도.

제34도는 본 발명의 제9실시예의 구성을 예시하는 블록도.

제35도는 제9실시예의 동작을 설명하기 위한 흐름도.

제36도는 본 발명의 제10실시예를 예시하는 블록도.

제37도는 제10실시예의 데이타 전송처리동작을 예시하는 타이밍차트.

제38도는 본 발명의 제11실시예의 동작을 설명하기 위한 흐름도.

제39도는 제11실시예의 동작을 설명하기 위한 도면.

제40도는 본 발명을 정보처리장치에 적용한 경우의 개략적 구성을 도시하는 블록도.

제41도는 제40도에 도시한 정보처리장치의 외관도이다.

본 발명은 기록장치에 관한 것으로 특히 화상데이타를 고속으로 기록헤드에 출력할 수 있는 기록장치에 관한 것이다.

종래, 종이, OPH용 쉬트 등의 기록매체(이하 기록용지 또는 단순히 종이라고도 함)에 대하여 기록을 행하는 기록장치는 각종기록방식에 의한 기록헤드를 탑재한 형태로 제안되어 있다.

이 기록헤드에는 와이어도트방식, 감열방식, 열전사방식, 잉크제트방식에 의한 것등이 있다. 특히 잉크제트방식은 기록용지에 직접 잉크를 분사하는 것이므로 운전비가 싸고, 조용한 기록방법으로써 주목되고 있다.

잉크제트방식중에는 열에너지에 의해 발생되는 기포(버블)를 사용하여 잉크를 토출구로부터 기록매체에 향하여 토출시켜, 문자, 화상 등의 기록을 행하는 방식의 기록장치가 있다.

이 기록장치는 각 토출구내에 설치된 발열저항체(히터)의 규격이 종래의 잉크제트기록장치에 사용되고 있는 압전소자와 비교하여 훨씬 작으며, 토출구의 고밀도의 멀티화가 가능하여 고품위의 기록화상이 얻어지며, 고속, 저소음등의 특색을 지니고 있다.

제1도는 종래 기록장치의 각부를 제어하는 제어구성을 도시하는 블록도이다. 상기 도면에 있어서, 1은 장치의 각부와 신호의 수신을 행하면서 장치전체의 제어를 실행하는 MPU, 2는 동작순서등을 기억한 ROM, 3은 기록데이타의 버퍼등으로서 사용되는 RAM, 4는 컴퓨터 등의 호스트와 정보의 수신을 행하는 인터페이스, 5는 입출력포트이다.

MPU(1)로부터의 제어신호는 입출력포트(5)를 통하여 구동회로(9A,31A,35A)에 공급되고, 기록헤드(9), 캐리지모터(31), 운송모터(35)가 제어된다. 또 센서(6)나 조작패널(7)의 정보는 입출력포트(5)를 통하여 MPU(1)에 공급된다.

실제의 기록에 대하여 제2도의 흐름도에 따라 설명한다.

스텝(S1)에서 전원이 투입되면, 캐리지(11)의 홈포지션 검출등의 초기동작이 행해진다(스텝 S2). 다음에 스텝(S3)에서 조작패널(7)에 있어서, ON,LINE이 선택되어 있으면 스텝(S4)에서 인터페이스(4)를 통하여 호스트로부터 공급되는 기록데이타 RAM(3)의 입력버퍼영역에 입력된다.

또한 MPU(1)는 입력버퍼영역에 입력된 문자코드등의 데이타를 도트매트릭스의 이미지 데이타로 변환하고, RAM(3)의 이미지 버퍼영역에 기억한다. 그리고 1행분의 이미지데이타가 모이면 스텝(S5)으로 운송모터(35)에 의해 기록지를 운송한다.

다음에 기록지에 기록되는 이미지 데이타를 RAM(3)의 이미지 버퍼영역으로부터 입출력포트(5)에 전송한다(스텝 S6).

여기서, 스텝(S7)에서 다음 행의 데이타 해석, 즉 수신버퍼영역에의 기록데이타의 입력, 이미지 데이타에의 변환 및 이미지 데이타의 이미지 버퍼영역의 기억을 순차적으로 행한다.

또한 여기서의 이미지버퍼 영역은 스텝(S6)에서 사용하는 이미지 버퍼영역하고는 상이한 영역에 설치되어 있고, 이미지 데이타의 소실을 방지하고 있다. 계속하여 캐리지모터(31)를 구동시켜 캐리지(11)를 이동시키고(스텝 S8), 기록 위치에 도달하면(스텝 S9), (스텝10) 입출력포트(5)를 통하여 구동되로(9A)에 기록헤드 구동개시신호(도시하지 않음)를 보낸다.

그러면 구동회로(9A)는 입출력포트(13a)로부터의 이미지 데이타에 따라 기록헤드(9)를 구동시킨다. 스텝(S6~S10)을 1행분의 기록이 종료될때까지 반복하고, 1행분의 기록이 종료되면(스텝S11) 스텝(S4)로 복귀된다.

그러나 상기 종래예에서는 기록헤드의 해상도가 높아지면,기록하는 이미지 데이타의 량이 많아지고, MPU(1)가 기록데이타를 입력버퍼에 기억시키거나 이미지 데이타를 기록헤드에 전송하는 시간이 많아지고 만다.

이것에 의해 기록헤드의 구동기간내에서는 특히 이미지 데이타전송이 점하는 비율이 커지며, 다른 처리 즉 다음행의 입력버퍼영역에의 기록데이타입력, 이미지 데이타에의 변환 및 이미지데이타의 이미지 버퍼영역의 기억처리시간이 적어진다.

특히 기록헤드가 상기한 열에너지를 이용한 잉크제트방식등의 고속기록이 가능한 경우에 상기 문제가 현저하게 된다.

그리고 1행분의 기록종료후에 다음행의 이미지데이타가 갖추어져 있지 않으면 갖추어질때까지 다음행의 기록은 개시되지 않고 기록속도가 저하되고 만다. 즉 도루우폿이 저하된다고 하는 문제를 가지고 있다.

또 상기한 바와 같이 이미지 데이타의 소실을 방지하기 위하여 이미지 버퍼영역을 적어도 2행분 설치하고 있으므로 메모리용량이 증대된다.

특히 버블제트방식등과 같이 헤드의 해상도가 높은 것은 헤드해상도의 2승에 비례하여 이미지 버퍼 영역에 필요한 메모리용량이 커지기때문에 한층 메모리 용량이 증대된다.

더욱이 버블제트방식등과 같이 고밀도기록이 가능한 기록장치에 대해서는 호스트로부터 전송되는 이미지 데이타량이 증대된다.

이때 기록장치가 호스트로부터의 데이타를 고속으로 수신할 수 없으면 호스트는 그동안 데이타를 전송할 수 없게된다.

즉 호스트는 기록장치에 장시간 구속되게 되고, 호스트자신의 드로우풋도 저하된다.

본 발명의 제1목적은 데이타처리의 고속화를 도모하여 드루우폿을 향상시킬 수 있는 기록장치를 제공하는데 있다.

본 발명의 제2목적은 데이타처리의 고속화를 도모하여 드루우풋을 향상시킬 수 있는 동시에 메모리용량의 증대를 초래하지 않는 기록장치를 제공한다. 본 발명의 제3목적은 입력장치로부터 입력되는 데이타 메모리에의 전송처리, 또는 메모리에 기억된 데이타의 출력장치에의 전송처리를 고속으로 행할 수 있는 데이타처리장치를 제공한다.

상기 목적을 달성하기 위하여 본 발명은 기록데이타 및 이미지 데이타등의 데이타를 기억하는 메모리에 접속된 어드레스 및 데이타버스와 분리시키는 수단을 마련함으로써 MPU가 해당 메모리를 억세스하지 않는 동작중에 상기 메모리의 데이타를 제어하도록 한 것이다.

또 상기 목적을 달성하기 위하여 본 발명의 데이타처리장치는 CPU가 메모리 이외를 억세스할때, 상기 CPU와 상기 메모리간의 버스를 분리시키는 동시에 입력 또는 출력수단과 상기 메모리간의 버스를 결합하는 버스제어수단과, 상기 CPU의 상기 메모리이외의 억세스동작에 동기하여 상기 입력 또는 출력수단과 상기 메모리간의 데이타 억세스를 가능하게 한 것을 특징으로 한다.

상기 구성에 의하면 메모리와 CPU의 버스를 분리시키고, 메모리와 입력 또는 출력수단의 버스를 결합할 수 있으므로 CPU 동작과 병행하여 메모리와 입력 또는 출력수단과의 데이타전송을 행할 수 있다.

이하 본 발명을 열에너지를 이용한 잉크제트기록장치에 적용한 경우의 실시예에 대하여 도면을 참조하여 설명한다.

제3도는 잉크제트기록장치의 구성을 도시하는 외관사시도이다. 동도에 있어서, 9는 잉크제트기록헤드를 가진 헤드카트리지, 11은 이것을 탑재하여 도면중 S방향으로 주사하기 위한 캐리지이다. 13은 헤드카트리지(9)를 캐리지(11)에 부착하기 위한 훅, 15는 훅(13)을 조작하기 위한 레버이다. 19는 헤드카트리지(9)에 대한 전기접속부를 지지하는 지지판이다. 21은 그 전기접속부와 본체 제어부를 접속하기 위한 가요성 케이블이다.

23은 캐리지(11)를 S방향으로 안내하기 위한 가이드축이며, 캐리지(11)의 축받이(25)에 끼워져 있다. 27은 캐리지(11)가 고착되고 이것을 S방향으로 이동시키기 위한 동력을 전달하는 타이밍벨트이며, 장치 양측부에 배치된 풀리(29A,29B)에 팽팽하게 걸려있다. 한쪽의 풀리(29B)에는 기어등의 전도기구를 통하여 캐리지모터

(31)에서 구동력이 전달된다.

33은 종이등의 기록매체의 피기록면을 규제하는 동시에 기록등에 있어서는 이것을 운송하기 위한 운송로울러이며, 운송모터(35)에 의해 구동된다. 37은 기록매체를 트레이(4) 측부터 기록위치에 도입하기 위한 페이퍼팬, 39는 기록매체의 이송공급경로도중에 배열설치되어 기록매체를 운송로울러(33)로 향하여 가압하고, 이것을 운송하는 피이드로울러이다.

34는 헤드 카트리지(9)의 토출구에 대향하여 기록매체의 기록면을 규제하기 위한 플라텐이다. 41은 기록매체운송방향상 기록위치보다 하류측에 배치되고 기록매체를 도시하지 않은 배지구에 향하여 배지하기 위한 배지로울러이다. 42는 배지로울러(41)에 대응하여 설치되는 박차이며, 기록매체를 통하여 로울러(41)를 가압하고, 배지로울러(41)에 의한 기록매체의 운송력이 발생된다.

43은 기록매체의 세트등에 있어서 피이드로울러(39), 누름판(45), 박차(42) 각각의 가압을 해제하기 위한 해제레버이다. 45는 기록위치근방에 있어서 기록매체의 부상등을 억제하고, 운송로울러(33)에 대한 밀착상태를 확보하기 위한 누름판이다.

여기서는 기록헤드의 잉크토출을 행함으로써 기록을 행하는 잉크제트기록헤드를 채용하고 있다. 따라서 기록헤드의 잉크토출구형면과 기록매체의 피기록면과의 거리는 비교적 미소하며, 또한 기록매체와 토출구형성면과의 접촉을 피하도록 그 간격이 엄격하게 관리되지 않으면 안되므로 누름판(45)의 배열 설치가 유효하다.

47은 누름판(45)에 설치된 누름, 49는 이 눈금에 대응하여 캐리지(11)에 설치된 마아커이며, 이들에 의해서는 기록헤드의 인자위치나 설정위치가 판독 가능하다. 51은 홈포지션에 있어서 기록헤드의 잉크토출구형성면과 대향하는 고무등의 탄성재료로 형성된 캡이며, 기록헤드에 대하여 당접/이탈이 가능하도록 지지되어 있다.

이 캡(51)은 비기록시의 기록헤드의 보호나, 기록헤드의 토출회복처리시에 사용된다. 토출회복처리란 캡(51)을 토출구형성면에 대향시켜 잉크 토출구안쪽에 설치되어 잉크토출을 위하여 이용되는 에너지 발생소자를 구동시킴으로서 전토출구로부터 잉크를 토출시키고, 이것에 의해 기포나 먼지, 증점(增粘)으로 기록에 부적합하게된 잉크 등의 토출불량요인을 제거하는 처리(예비토출)나, 이것과는 별도로 토출구형성면과 캡(51)으로 덮은 상태로 토출구에서 잉크를 강제적으로 배출시킴으로써 토출불량요인을 제거하는 처리(흡인회복)이다.

53은 잉크의 강제배출을 위해 흡인력을 작용하는 동시에 이러한 강제배출에 의한 토출회복처리나 예비토출에 의한 토출회복처리시 캡(51)에 수용된 잉크를 흡인하기위해 사용되는 펌프이다.

55는 이 펌프(53)에 의해 흡인된 폐잉크를 저장하기 위한 폐잉크탱크, 57은 펌프(53)와, 폐잉크탱크(55)를 연이어 통하게 하는 튜브이다. 59는 기록헤드의 토출구 형성면의 와이핑을 행하기 위한 블레이드이며, 기록 헤드측에 돌출하여 헤드이동과정에서 와이핑을 행하기 위한 위치와, 토출구형성 면에 걸어맞춤하지 않는 후퇴위치에 이동가능하게 지지되어 있다.

61은 모터, 63은 모터(61)로부터 동력의 전달을 받아 펌프(53)의 구동 및 캡(51)이나 블레이드(59)의 이등을 각각 행하게 하기 위한 캠장치이다.

제4도는 본 발명의 제1실시예를 예시하는 블록도이다.

상기 도면에 있어서, RAM(11)에 접속되는 데이타버스(DB2)는 데이타버스셀렉터(18)에 의해 MPU(9)에 접속되는 데이타버스(DB3) 또는 입출력포트(13a)에의 데이타버스(DB1)와의 어느한쪽에 접속되어있다.

또 RAM(11)에 접속된 어드레스버스(AB2)는 어드레스버스 셀렉터(19)에 의해 MPU(9)의 어드레스버스(AB3), 혹은 입출력포트(13a)에 전송하는 이미지 데이타가 기억되어 있는 영역의 어드레스를 출력하는 어드레스카운터(20)로부터의 버스(AB1)의 어느 한쪽에 접속된다.

그리고 MPU(9)가 RAM(11)을 억세스하는 경우는 칩이나 시프트(CS3)를 출력하고 데이타버스 셀렉터(18)와 어드레스버스 셀렉터(19)는 같이 MPU(9)의 버스(DB3,A

B3)를 선택하여 DB2,AB2에 각각 접속된다.

한편, MPU(9)가 ROM(10)을 억세스하는 경우는 칩셀렉트(CS2)를 출력함으로써 데이타버스 셀렉터(18)에 의해 RAM(11)의 데이타버스(DB2)는 입출력포트(13a)에의 데이타버스(AB1)에 접속되고, 어드레스버스 셀렉터(19)에 의해 RAM(11)의 어드레스버스(AB2)는 어드레스버스카운터(20)로부터의 어드레스버스(AB1)에 접속된다.

상기 데이타버스 셀렉터(18)와 어드레스버스 셀렉터(19)의 버스셀렉터동작은 MPU(9)로부터 어드레스버스(AB3)에 출력되는 어드레스에 의거하여 판독기입 제어회로(21)가 칩셀렉터(CS2)를 출력함으로써 제어된다. 이 판독기입 제어회로(21)는 RAM(11)으로부터 기록헤드(2)에의 이미지 데이타 전송을 제어하는 데이타 전송제어회로(21a)를 가지고 있다.

또한 인터페이스(12)로부터의 데이타수신은 칩셀렉터(CS1)를 출력시켜 행한다.

제5도에서 기록중의 MPU(9) 및 RAM(11)의 타이밍차트를 도시한다. 통상 MPU(9)는 ROM(10)으로부터의 데이타를 판독하고 그것에 따라 동작의 처리 즉 수신버퍼 영역에의 기록데이타의 입력, 이미지 데이타에의 변환, 이미지 데이타의 이미지버퍼영역의 기억 및 캐리지모터(3)의 구동, 용지이송모터(6)의 구동등을 차례로 행하고 있다.

그리고, MPU(9)가 P3의 처리로 신호(T)를 출력함으로써 데이타 전송제어회로

(21a)중의 전송플래그(도시하지 않음)를“H”로하면 데이타 전송제어회로(21a)는 전송플레그가“H”의 동안은 ROM 판독의 사이클로 RAM(11)으로부터 그 이미지 버퍼영역에서 이미지 데이타를 입출력포트(13a)에 전송한다(T1~T8).

이 데이타전송은 예컨대 ROM(10)의 칩셀렉트신호(CS2)와 전송플래그의 논리적(論理積)에 의거하여 행하도록 하면 된다. 그런데 기록헤드(2)가 가령 64 도트라면, 1회의 기록헤드의 구동으로 전송해야할 이미지 데이타는 8바이트가 된다.

따라서 본 실시예에서는 8비트 구성의 RAM을 사용하고 있고, T8로 8바이트째의 이미지 데이타가 전송되면 전송플래그가“L”로 낮추어진다.

즉 전송플래그는 예컨대 플립플롭에 유지되고, 1바이트의 전송마다 계수동작을 행하는 계수수단의 8회째의 계수시에 상기 플립플롭을 클리어하도록 구성된다.

그 이후의 ROM 판독에서는 RAM(11)으로부터 이미지 데이타는 전송되지 않는다. 또 어드레스 카운터(20)는 T1~T8로 RAM(11)으로부터의 데이타 전송이 끝날때 마다 카운터치가 가산된다.

실제의 동작에 대하여서는 제6도의 흐름도에 따라 설명한다. 스텝(S11~S14)은 종래예의 스텝(S1~S4)과 동일하다.

스텝(S14)에서 1행분의 이미지 데이타가 모여지면, 스텝(S15)에서 이미지 데이타가 기억되어 있는 RAM(11)의 이미지 버퍼의 선두 어드레스를 어드레스 카운터(20)에 설정한다.

다음에 스텝(S16)에서 용지이송모터(6)를 구동시켜 기록지를 운송한다. 그리고 스텝(S17)에서 판독·기입 신호제어회로(21)내의 전송플래그를“H”로 설정한다. 그러면 MPU(9)가 ROM(10)을 억세스할때마다, 이미지데이타 RAM(11)이 입출력포트(1

3a)에 전송된다.

스텝(S18~S21)은 종래예의 S7~S10과 같이 캐리지모터를 구동시키면서 기록헤드를 구동시켜 1행분의 기록동작을 행한다.

이와 같이 MPU(9)에 의한 이미지 데이타전송처리에 대해서는 종래예에서는 기록헤드가 구동될때마다 RAM어드레스의 설정 및 데이타전송을 8회 반복할 필요가 있었던것이 본 실시예에서는 MPU(9)는 1회 전송플래그 설정처리만으로 가능하게 되었다.

이것에 의해 MPU(9)의 데이타 전송처리가 대폭 경감되게 된다. 또한 본 실시예에 있어서는 ROM(10)을 판독하는 사이클로 이미지 데이타의 전송이 행해지고 있었다.

또한 MPU(9)가 RAM(11) 이외를 즉 인터페이스(12), 입출력포트(13)를 억세스 했을때도 이미지데이타의 전송을 행하도록하면, 예컨대 P5의 처리시에 있어서 MPU(9)가 인터페이스(12)를 억세스하면, 그 사이클로 이미지데이타의 전송이 행해진다.

즉 R11 이전에 T8이 종료되므로 T1~T8간의 시간이 단축된다. 이상의 설명은 기록헤드(2)의 주사가 순방향시였으나 역방향에 주사하면서 기록시는 제5도에 있어서 T1~T8이 각각 종료시마다 어드레스카운터(20)는 감산한다.

다음에 본 발명의 제2실시예에 대하여 설명한다.

제1실시예에 있어서는 제5도의 P4~P11의 처리가 임의이므로, T8까지의 데이타 전송이 종료되는 시간은 최대로 MPU(9)의 최장명령을 실행하는데 필요한 시간이 7배로 된다(P11의 처리는 데이타 전송시간에 관계없다).

최장명령이 7회 연속이란 있을 수 없다고 하더라도 데이타 전송이 종료되는 시간이 상당히 길어질 가능성이 있다. 또한 기록속도가 빨라지면 기록헤드의 구동간격이 짧아지므로 데이타전송에 허용되는 시간이 적어진다. 따라서 본실시예에서는 짧은 기록헤드의 구동간격이라도 데이타 전송을 확실하게 종료하도록 구성되어 있다.

즉, 본 발명의 제2실시예에서는 전송플래그설정처리후, 특정의 짧은 처리를 계속하여 구성하는 것을 특징으로 한다.

제7도는 제2실시예의 흐름도이다. 스텝(S28)으로 전송플래그를“H”에 설정한 후에 계속하여 최단 명령의 하나인 NOP(non operation)명령을 7회 반복한다(스텝S2

9).

이때의 타이밍차트를 제8도에 도시한다.

NOP 명령자체는 MPU(9)의 프로그램카운터를“1”증가하는 것만으로 그자체 아무런 의미도 없으나, 본 실시예에 있어서는 ROM(10)으로부터 NOP명령을 판독할때, 결과로서 이미지 데이타의 전송이 행하여진다.

이와 같이 하여 본 실시예에 의하면, 이미지 데이타의 전송에 필요한 MPU(9) 처리의 대폭적인 경감을 도모하는 동시에 8바이트분의 이미지데이타 전송시간을 현격하게 단축시킬 수 있다. 또한 상기한 설명에서는 실행시간이 짧은 명령으로서 NOP 명령을 실행시키는 경우에 대하여 설명하였으나, 다른 명령이라도 무방한 것임을 말할 것도 없다.

다음에 본 발명의 제3실시예에 대하여 설명한다.

일반적으로 RAM(11)으로서 DRAM을 사용하는 경우, 일정시간내에 RAM(11)의 내용을 리프레시할 필요가 있다. 따라서 본 실시예는 RAM(11)의 리프레시 사이클을 갖는 구성으로 한 것이다.

본 실시예의 블록도를 제9도에 도시한다.

데이타 전송제어회로(21a) 및 리프레시 제어회로(21b)를 내장한 판독·기입 신호제어회로에 의해 RAM(11)의 리프레시 및 이미지 데이타의 전송은, 제10도의 타임이밍차트와 같이 제어된다.

즉 전송플래그가“L”일때는 MPU(9)가 ROM(10)을 억세스할때마다 그 사이클로 RAM(11)의 리프레시가 동시에 행해진다. 그리고 P26으로 전송 플래그가“H”에 설정되면 이미지 데이타의 전송 및 RAM(11)의 리프레시가 교대로 행해진다.

T24로 8바이트째의 이미지 데이타전송이 종료되면 전송플래그가“L”로 되고, 그 이후에 MPU(9)가 ROM(10)을 억세스하는 사이클에서는 리프레시가 행하여진다.

그런데 RAM(11)의 리프레시 및 이미지 데이타의 전송을 MPU(9)가 ROM(10)을 판독하는 사이클만이 아니라, 그 이외, 즉 인터페이스(12) 및 입출력포트를 억세스하는 사이클이라도 행하도록 할 수 있다. 이렇게 하면 P27~P33의 처리로 예컨대 MPU(9)가 인터페이스(12)를 억세스하면 그 사이클로 리프레시 혹은 이미지 데이타 전송이 행해지므로 R34 이전에 T24가 종료되고, T17~T24간의 시간이 단축된다.

다만 리프레시에 필요한 주기는 MPU(9)의 최장명령 처리시간보다 충분히 길므로 리프레시는 보장된다.

다음에 본발명의 제4실시예에 대하여 설명한다.

제3실시예에 있어서는 RAM(11)의 리프레시는 MPU(9)가 ROM(10)을 억세스하는 사이클, 혹은 RAM(11) 이외를 억세스하는 사이클로 행해져 있었으나, 본실시예에서는 MPU(9)의 처리가 짧은 경우는 리프레시를 행하지 않도록 구성된 것이다.

제4도와 다른점은 제11도에 도시한 것처럼 RAM(11)이 DRAM이며, 또한 리프레시 구성을 갖는 구성을 지니고 있는 점이다. 동도에 있어서 리프레시회로(21b)는 타이머(21c)에 의해 제어되고, 리프레시 종료후, 일정시간이 경과하지 않으면 다음의 리프레시는 행할수없다.

즉 제12도의 타이밍차트에 있어서 P36의 처리가 짧은 경우, P37의 사이클에서는 리프레시는 행할수 없다. 동일하게하여 R39~P46은 NOP명령이며, T25~T32간의 시간은 짧으므로 리프레시는 행해지지 않는다.

다음에 리프레시가 행해지는 것은 R47의 사이클의 L13이다.

이와같이 이미지데이타 전송중은 RAM(11)의 리프레시가 행해지지 않으므로 전송시간이 짧아도 된다. 또 전송플래그가“H”의 경우는 리프레시를 행하지 않도록 하여도 동일한 효과가 있다.

다음에 본발명의 제5실시예에 대하여 설명한다.

일반적으로 문자를 이태릭처리로 하기 위해서는, 1행분의 이미지 데이타의 기록이 끝나고나서 다음행의 이미지 데이타를 전개하고, RAM(11)의 이미지 버퍼 영역의 기억하는 경우, 그전에 이미지 버퍼 영역전의 데이타를 제거해둘 필요가 있다. 그러나 이 제거에 필요한 처리는 MPU(9)에 있어서는 커다란 부담이 된다. 이 때문에 이태릭처리시에 드루우풋이 저하된다.

따라서 본실시예에 있어서는 MPU(9)가 ROM(10) 혹은 ROM(11)이외를 억세스한 사이클로 이미지 데이타의 전송 및 그 데이타의 제거를 행하여 드루우풋의 저하를 방지한다.

제13도에 본실시예의 블록도를 도시한다.

데이타 전송제어회로(21a) 및 데이타클리어제어회로(21d)를 내장한 판독기입제어회로에 의해, RAM(11)의 미지 데이타전송 및 클리어는 제14도에 도시하는 타이밍차트와 같이 된다.

MPU(9)가 P49로 데이타전송제어회로(21a) 중의 전송플래그를“H”로 하면, 데이타전송제어회로(21a)에 의해 다음의 ROM 판독의 사이클(R50)로 어드레스카운터(2

0)가 나타내는 RAM(11)영역의 이미지데이타가 입출력포트(13a)에 전송된다.

다음의 ROM 판독 사이클(R51)로 이번에는 데이타 클리어 제어회로(21d)에 의해 입출력포트(13a)에 전송된 데이타가 기억되어 있던 RAM(11)의 영역에“00”H가 입력된다. 즉 데이타의 클리어가 행해진다.

그리고 C1의 사이클이 종료되면 어드레스 카운터는“1”증가한다. 이 반복에 의해 본실시예에서는 8바이트의 데이타전송 및 클리어가 행해진다. 또한 C8로 8바이트째의 데이타클리어가 종료되면, 전송플래그가“L”로 되고, 다음의 ROM 판독 사이클에서는 아무것도 행해지지 않는다.

이와같이하여 MPU(9)의 처리는 P49만으로 이미지 데이타의 전송 및 클리어가 가능하게 되고, MPU(9)의 처리가 대폭 저하된다. 또 제2실시예와 같이 전송플래그 설정후에, MPU(9)가 짧은 명령을 행함으로써, 이미지 데이타 전송 및 클리어에 소요되는 시간을 짧게 할수있다. 예컨대 제15도의 흐름도에 도시한 바와같이 NOP 명령등의 짧은 명령을 15회 반복할 필요가 있다(스텝 S41).

다음에 본발명의 제6실시예에 대하여 설명한다.

본실시예는 제5실시예에 있어서, RAM(11)으로서 DRAM을 사용하는 경우에 이미지 데이타전송 및 데이타제거와 리프레시를 행하도록 구성한 것이다. 제16도는 본실시예의 블록도이다.

동도에 있어서 데이타전송제어회로(21a), 리프레시회로(21b) 및 데이타클리어제어회로(21d)를 내장한 판독기입 제어회로에 의해 RAM(11)의 이미지 데이타전송 및 데이타의 제거, 리프레시는 제17도의 타이밍차트와 같이된다.

즉, 통상은 MPU(9)가 ROM(10)을 판독하는 사이클로 동시에 리프레시가 행해진다. 그런데 P61로 전송플래그“H”로 되면, 그 이후는 전송플래그가“L”로 될때까지 리프레시는 행해지지 않고, ROM 판독의 사이클로 이미지데이타의 전송 및 데이타의 제거가 교대로 행해진다. 그리고 C17로 8바이트째의 이미지 데이타 제거가 종료되면 전송플래그“L”로 된다. R62~R67간의 시간은 충분히 짧으므로 이 동안에 리프레시를 행할 필요는 없다. 또 C9~C17이 종료될때마다 어드레스 카운터는“1”증가한다.

이상 설명한 바와같이 본발명에 의하면 MPU가 RAM을 억세스하고 있지 않을때에 기록하는 이미지 데이타 전송등의 제어를 행함으로써, MPU 처리부담을 경감시킬수 있고 드루우풋을 향상시킬수 있게 된다.

다음에 본 데이타 처리장치를 잉크제트 기록장치에 적용한 경우의 실시예에 대하여 도면을 참조하여 상세히 설명한다.

제18도는 잉크제트 기록장치의 각부를 제어하는 제어구성의 개요를 도시하는 블록도이고, 제1도와 대응하는 기능을 갖는 부분에는 동일부호를 붙여 설명을 생략한다. 더욱 본 실시예에서 적용하는 잉크제트 기록장치의 구성은 제3도의 구성과 같다.

제18도에 있어서, MPU1, ROM2, I/O 포오트(5)에 공통으로 접속된 데이타버스 IND, 어드레스버스 INA는 각각 데이타 제어회로(100)의 데이타셀렉터(101), 어드레스셀렉터(102)에 접속된 인터페이스(4)는 입력데이타 래치(103)를 사이에 두고, 기록헤드(9)는 드라이버(9A) 및 기록데이타래치(104)를 사이에 두고 상기 데이타 셀렉터(101)에 접속된다. RAM(3)에 접속되는 데이타버스(MD), 어드레스버스(MA)는 각각 상기 데이타셀렉터(101), 어드레스셀렉터(102)에 접속된다. 또 데이타버스 IND에 의하여 초기 설정이 이루어지는 인터페이스 제어부(어드레스 카운터)(105)와 기록 제어부(어드레스 카운터)(106)는 각각 어드레스버스 IFA, BM을 사이에 두고, 상기 어드레스셀렉터(102)에 접속된다.

상기 구성에 있어서, MPU1가 RAM(3)을 억세스하는 경우는 데이타셀렉터(101)과 어드레스셀렉터(102)는 같이 MPU1의 버스 IND, INA를 선택하여 RAM3의 버스 MD, MA에 각각 접속한다.

한편, MPU1가 ROM2 또는 I/05를 억세스하는 경우는 MPU1의 IND, INA는 RAM3의 버스 MD, MA로 부터 분리된다. 결국 데이타 셀렉터(101)에 의하여 RAM(3)의 데이타버스 MD를 데이타버스 IFD 또는 IND에 접속되고 어드레스 셀렉터(102)에 의하여 RAM(3)의 어드레스버스(MA)를 어드레스버스(IFA 또는 BM)에 접속한다. 따라서 MPU1가 ROM2 또는 I/O 포오트(5)를 억세스하는 기간에 RAM(3)은 인터페이스(4)로부터의 입력데이타를 기억하거나 기록헤드(9)로 기록데이타(9)를 출력하는 것 즉 병행처리가 가능하게 된다.

제19도 및 제20도는 본실시예의 동작개요를 도시하는 각각 플로챠트 및 타이밍차트이다. 통상, 본실시예에서는 호스트로부터의 입력 데이타를 RAM3내의 입력버퍼에 수신(스텝 S120)하고 이 입력데이타를 캐릭터 제네레이타등을 참조하여 이미지 데이타로 전개하고 RAM3내의 프린트버퍼에 기억(스텝 S121)한다. 그리고 프린트 버퍼로부터 이미지 데이타를 판독 기록헤드(9)에 출력하고 기록을 행하고 있다. 이때 MPU1는 스텝 S121의 전개, 기억 내처리를 행할뿐이고, 스텝 S120의 수신처리 및 스텝 S122의 출력처리는 행하지 않고 있다.

즉 제20도에 도시하는 바와같이 MPU1가 ROM2를 억세스하는 기간에 동기하여 RAM3은 인터페이스(4)로 부터의 입력데이타를 기억하거나, 기록헤드(9)로의 이미지 데이타를 출력하고 있다. 이는 상술한 바와같이, MPU1이 ROM(2)를 억세스하는 기간에는 MPU(1)과 RAM(3)과의 버스가 분리되어 있기 때문에 그 기간에 RAM(3)을 억세스하는 것이 가능하게 되는 것이다. 더욱 이 실시예에서는 RAM(3)에 다이나믹 RAM을 사용하고 있으므로 리프레시기간이 필요하지만 이 리프레시도 MPU1이 ROM2를 억세스하는 기간에 행하고 있다.

이상에 의하여 MPU1의 데이타전송의 처리가 대폭으로 경감되는 것으로 되고, 기록속도의 향상 및 호스트로부터의 데이타수신속도의 향상을 도모할수가 있다. 다음에 상기 데이타 제어회로(100)의 상세한 점에 대하여 제21도의 블록도를 참조하면서 설명한다. 더욱 제21도에는 제18도중 MPU1, RAM3, 인터페이스 및 드라이버(9

A)를 도시한다.

(1) 인터페이스 제어계

우선 호스트와의 데이타의 인계인수를 행하는 인터페이스(4)의 제어에 대하여 설명한다. 여기에서의 신호라인은 공지이므로 설명은 생략한다. 더욱 호스트의 종류에 의하여 BUSY, ACK 신호의 출력 타이밍이 다소 상이하므로 본실시예에서는 후술하는 바와같이, 이 타이밍을 MPU1에 의하여 설정가능하게 하고 있다. 호스트로부터 데이타가 보내지면, 이에 동기하여 입력되는 STROBE 신호를 BUSY 생성부(110)가 받아, BUSY 신호를 세트하여 호스트를 대기시킨다. 그리고 내부의 BUSY 플래그를 세트한다. 이때 호스트로부터의 데이타는 입력 데이타 래치(103)에 래치되어 있다.

그후, 타임 시어링 제어부(111)로부터의 출력되는 SIF신호(제20도 참조)가 액티브(H)로된 시점에서 상기 BUSY 플래그를 받은 IFE신호·HEADER 신호생성부(112

)의 IFDE 신호가 액티브로 된다. 이 IFDE 신호를 받은 타임 시어링 제어부(111)가 RAM 제어 타이밍 생성부(112)에 필요한 타이밍을 부여함으로서 입력 데이타래치(10

3)에 래치된 데이타가 입력 버퍼 어드레스생성부(113)의 지시하는 어드레스(IFA0~I

FA15)에 기입되어진다. 이때 어드레스 셀렉터(102)는 후술하는 RCSEL 신호, CRAM 신호에 의하여 버스 IFA를 선택하고, 데이타 셀렉터(101)는 후술하는 RAMW 신호에 의하여 버스 IFD를 선택하고 있다.

기입 종료하면 동시에 타임시어링제어부(111)가 생성하는 WEND, SWEND 신호에 의하여 입력 버퍼 어드레스 생성부를 갱신(H)함과 동시에, ACK 생성부(114)를 개시시켜 MPU1에 의하여 설정된 펄스폭의 ACK 신호를 BUSY 생성부(110)로부터의 ACK 타이밍에 기본하여 출력한다. 또, MPU1에 의하여 BUSY 리세트타이밍 설정부(1

15)에 설정된 타이밍(Reset-BUSY1 신호)에서 BUSY 생성부(110)가 BUSY 신호를 리세트하고, 데이타 수취가능상태로 되돌려진다. 마찬가지로 BUSY 플래그도 리세트한다.

통상은 상기 동작을 반복함으로써 수신데이타를 RAM(3)의 입력버퍼 영역에 순서대로 기억시킨다. 그러나 입력버퍼 영역에도 한정이 있기때문에 입력수가 MPU1에 의하여 판독된 데이타의 수를 차를 업다운 카운터(116)로 계수한다. 계수치가 MPU1이 입력 버퍼 MAX 어드레스 설정부(117)에 설정한 MAX 어드레스(2바이트)의 상위 1바이트가 도시하는 값과 일치하였을때, 및 MAX 어드레스(2바이트)의 도시하는 값과 일치한 것을 비교부(118)가 검출하였을때는 하기 제어를 행한다.

여기서 MPU1의 어드레스공간을 제22도에 도시한다. 이 실시예에서는 RAM3이 어드레스“0”로부터 맵되어있고, 그중 MAX 어드레스가 입력버퍼영역의 상한을 도시하고 있다. 또 MAX 어드레스는 입력버퍼의 용량도 도시하고 있다.

① MAX 어드레스의 상위 1바이트와 일치하였을때 ; 다음의 ②의 상태로 되는 것을 피하고 호스트의 타임아우트처리가 실행되지 않도록 ACK 신호의 출력타이밍을 약 500msec 늦어지게하여 이 지연시간을 MPU의 데이타 처리시간에 할당한다. 통상시의 ACK신호, BUSY신호의 타이밍을 제23도에 해당상태로 되고 비교부 118로 부터 BUSY 기간 확대 신호가 ACK 생성부(114)에 출력되었을때의 타이밍을 제24도에 도시한다.

② MAX 어드레스와 일치하였을때 ; 이때 입력버퍼의 영역은 MPU1의 미처리 데이타로 파묻혀 있기 때문에 데이타의 신규입력을 행할수 없는 상태에 있다. 여기서 이 상태로된 시점에서 Set-BUSY2 신호를 BUSY 생성부(110)에 출력하여 BUSY 신호를 세트한다. 또 여기서 세트한 BUSY 신호는 MPU1의 데이타처리가 진행되고, MPU1가 입력버퍼 레디 어드레스설정부(119)에 설정한 레디 어드레스와 입력버퍼내의 데이타수가 일치한후 비로소 리세트된다. 이는 비교부(120)가 Reset-BUSY2 신호를 BUSY 생성부(110)에 출력하는 것으로 행해진다.

상술한 바와같이, 호스트에 의하여 ACK 신호의 펄스폭규정, ACK 신호, BUSY 신호의 출력타이밍이 상이하기 때문에, MPU1의 설정에 의하여 이들을 가변가능하게 하고 있다. ACK 신호의 펄스폭은 ACK폭 설정부(121)의 설정치를 변경하는 것으로, 0.4μsec에서 6μsec까지 0.4μsec 스텝으로 가변할수 있다. ACKW신호는 이때의 래치펄스이다. 또 BUSY 리세트 타이밍 설정부(115)에 ACSLL, ACSLH의 2비트를 설정함으로써 ACK 신호출력과 BUSY 신호 리세트의 타이밍이 제25도에 도시하도록 된다.

더욱 SELECT 신호, FAULT 신호, PE신호는 MPU1의 제어에 의하여 인터페이스부(112)의 레지스터를 세트하는 것으로 출력된다. IFCW 신호는 기입 펄스이고 IFCR 신호는 판독 펄스이다.

SELECT 신호는 통상“H”이지만, 온라인이나 에라 발생시에는“L”로 되고, 언셀렉트 상태로 된다. 파울 신호는 에러발생시에“L”로 되고 PE 신호는 종이없음(페이퍼 엔드)일 때“H”로 된다. 또 반전제어부(123,124)는 하이 액티브이던가 로우 액티브인가를 선택하는 것으로 IL SET 신호로 반전제어를 행한다.

(2) 입력버퍼, 프린트버퍼 제어계

다음에 인터페이스(4)로부터 입력버퍼(RAM3), 입력버퍼로부터 MPU3, MPU3로부터 프린트버퍼(RAM3), 프린트 버퍼로부터 헤드 드라이버(9A)로의 데이타 전송제어에 대하여 설명한다. 여기서는 하나의 RAM(3)의 어드레스공간(제22도 참조)을 분할하여 입력버퍼, 프린트버퍼로서 사용하고 있으므로 버스의 경합발생을 방지하기 위하여 타임시어링제어를 행하고 있다.

이하 상기 각 데이타 전송시의 RAM 어드레싱에 대하여 기술한다.

① 인터페이스(4)로부터 입럭버퍼 ; 이 데이타 전송에 대한 상세한 것은 먼저(1) 인터페이스 제어계에서 설명하였으므로, 여기서는 생략한다. 이 어드레싱이 행해지는 것은 SHE 신호“L”, CRAM 신호“L”시이고, 이때 어드레스 셀렉터(102)가 어드레스버스 IFA0~IFA15를 선택한다.

② MPU1와 입력버퍼, 프린트 버퍼 ; 이는 제26도의 프로우챠트에 도시하는 바와같이 MPU1가 입력버퍼로부터 입력 데이타를 기입하고(스텝 S130, S131), 명령 해석·편집(스텝 S132)을 행하고, 이미지 데이타로의 전개후 이미지 데이타를 프린트버퍼에 전송(스텝 S133, S134)하는 일련의 동작을 위한 어드레싱이다. 상기 동작에 있어서는 MPU1의 어드레스버스 INA0~INA15 및 어드레스 디코오더(125)에 의하여 생성된 RAM(Chip-Select) 신호에 의하여, RAM3이 직접 제어된다. 즉, MPU1가 RAM3을 억세스할때, RAM(Chip-Select) 신호를 받은 RAM 제어타이밍생성부(112)가 CRAM 신호를“H”FH함으로, 어드레스셀렉터(102)의 출력으로서 MPU3의 어드레스버스 INA0~INA15를 선택한다.

더욱 MPU1가 입력버퍼의 데이타를 판독할때마다 타임시어링 제어부(111)가 IRRD신호를 생성하고, 입력데이타수와 MPU1에 의한 처리수(판독되는수)와의 차를 도시하는 업다운 카운터(116)를“-1”함과 동시에, MPU1의 입력하여 엔드수 카운터 126를“+1”한다. 이 계수치는 MPU1가 다음에 처리하는 데이타의 어드레스를 도시한다. 또 MPU1에 의한 RAM3의 억세스 타이밍을 제27도에 도시한다.

③ 프린트버퍼로부터 헤드 드라이버 9A ; 이는 프린트 동작중에 MPU1의 기입 이미지 데이타를 프린트버퍼로부터 순차 후술하는 헤드 출력제어계의 이미지 데이타 래치부분에 기입하기 위한 어드레싱이고, 헤드 출력데이타 판독 어드레스 생성부(127)에 의하여 제어된다. 이 생성부(127)는 업다운 카운터로 구성되어 있고, 프린터버퍼가 개시 어드레스 설정부(128)로부터 개시 어드레스가 설정된다.

PMPU1가 1행분의 데이타를 입력버퍼에 기입한후, PBLC, PBCH 신호로 개시 어드레스를 개시 어드레스 설정부(128)에 설정하고, PBLAT 신호로 판독 어드레스생성부(127)에 로오딩한다. 그후, RWREV 신호에 의하여 설정된 인자방향에 따라 1바이트의 데이타를 기입할때마다 판독 어드레스 생성부(127)를 DLATC 신호에 의하여“+1”, 또는“-1”하면서 이 카운터로 어드레싱을 행한다. 이 어드레싱이 유효하게 되는 것은 타입시어링제어부(111)의 생성하는 SHE 신호가“H”, CRAM 신호가“1”로 되어있을 때이고, 어드레스 셀렉터(102)는 어드레스버스 BM0~BM15를 선택한다.

더욱, 상기 각 어드레싱에서 RAS, CAS, OE, WE, WAIT 신호등의 출력타이밍은 타임 시어링 제어부(111)로부터의 각 신호를 받아, RAM 제어 타이밍생성부(112)가 생성한다. 또 RAM3의 로우어드레스, 컬럼 어드레스의 전환은 타임 시어링제어부(11

1)가 생성되는 RCSEL 신호에 의하여 어드레스 셀렉터(102)가 행해진다.

다음에 타임시어링에 의한 버스 점유권의 전환타이밍에 대하여 설명한다.

기본적으로 RAM3의 억세스 우선권은 MPU(1)가 소유하고 있고, MPU1가 RAM을 억세스하고 있는 기간에는 하드웨어에 의한 RAM3으로의 억세스, 즉 인터페이스(3)로 부터의 RAM3으로의 데이타 기입하기, 헤드 드라이버(9A)로의 데이타출력 및 RAM3의 리프레시 동작은 행할수 없다. 하드웨어가 RAM3의 억세스권을 확보하는 기간은 MPU1은 ROM2을 억세스하고 있는 기간(어드레스 디코오더 125로부터의 SUMP 신호가“H”의 기간)뿐이다.

이 기간에 있어서 제20도에 도시하는 바와같이 ① 인터페이스 ④로부터의 데이타 기입하기 ② 헤드 드라이버 9A로의 데이타출력 ③ RAM3의 리프레시가 행해진다.

상기 SUMP 신호는 ROM2의 Chip-Select 신호와 MPU1의 판독 신호를 기본하여 생성되고 이 SUMP 신호를 사용하여 타임시어링제어부(111) 및 1FE 신호·HEADER 신호 생성부(112)에서 각각의 동작신호(SHE, SIF, IFDE, HEADER신호등)을 생성하여 타임시어링에 의한 RAM(3)의 억세스를 행하고 있다. 더욱, RAM(3)의 리프레시는 소위 CAS 비프오아 RAS 리프레시를 채용하고 있고, 그의 타이밍을 제28도에 도시한다.

이 실시예에서는 호스트로부터의 데이타 수신속도를 향상시키기 위하여 2종류의 타임시어링 동작을 행하고 있다. 즉 헤드 드라이버 9A로의 기록데이타 출력시(기록 동작실시시)에는 제20도(a)에 도시하도록 상기 ①~②의 타임시어링을 행한다.

기록데이타 이 출력시(기록동작 미실시시)에는 제20도(b)에 도시하는 바와같이 상기 ①~③의 타임시어링을 행하는 것이다. 이 동작의 전환은 MPU1가 프린터제어부(129)에 설정하는 IFHD 신호를, IFE 신호·HEADER 신호 생성부에 출력하는 것으로 행해진다.

더욱, 상술한 RAM(3)의 입력 버퍼는 링구성으로되어 있고 입력버퍼 어드레스 생성부(113)의 어드레스가 입력버퍼 MAX 어드레스 설정부(117)의 MAX 어드레스와 일치하면, 비교부(130)에 의하여 상기 어드레스 생성부(113)는“0”로 리세트된다. 이에 동반하여 입력처리 종료 수카운터(126)도 마찬가지로 그 계수치가 상기 MAX 어드레스와 일치하며 비교부(3)에의하여“0”으로 리세트된다.

(3) 프린터 헤드 출력제어계

이는 헤드 드라이버(9A)에 출력하는 로우 데이타와 컬럼데이타의 토출타이밍의 생성 및 토출시간(토출펄스폭)의 설정을 행한다. 토출데이타로서는 프린터제어부(129)로부터의 HSEL 신호에 의하여 RAM(3) 출력인 이미지 데이타와 HDATA 신호에 의하여 설정하는 공토출(예비토출) 데이타의 어느 한편이 셀렉터(132)에 의하여 선택된다. 공토출 데이타는 공토출시에 있어서 각 노즐의 구동패턴을 도시하는 것이고, 모두“1”의 데이타라하면 한번에 전노즐로부터 잉크가 토출된다.

제26도에 있어서, 1행분의 전개처리가 종료(스텝 S134)하면, MPU1는 캐리지 31의 가속처리(스텝 S135)를 행하고, 초기설정(스텝 S136)을 행한다(제29도 참조). 이는 상술한 개시 어드레스의 설정(PBCH, PBCL, PBLAT신호) 및 기록시간을 도시하는 IFHD 신호를 출력한다. 그리고, MPU1은 기록타이밍인 PRST신호를 프린트타이밍 생성부(135)에 출력한다(스텝 S137).

이로서 타임 시어링 제어부 111에서 생성되는 DLATC신호를 클럭신호로서 1바이트식 8바이트의 이미지 데이타를 8×8비트의 래지(136)에 기입한다. 이때 래치 136의 어드레싱 래치타이밍 생성부(137)가 생성하는 ST0~SY7에 의하여 행해진다. 이때의 기록데이타 해독 타이밍을 제3U도에 도시한다.

캐리지(31)를 구동(스텝 S138)하여 기록위치에 이동(스텝 S139)하고, 다음 기록 타이밍까지 기다려(스텝 S140) 다시 기록타이밍 PRST신호를 출력(스텝 S137)한다. 이로서 프린트 타이밍 생성부(135)로부터 프린트신호가 생성된다.

프린트신호에 의하여 래치(136)의 데이타가 차단의 래치(138)에 로오드된다. 이것과 동시에 출력펄스타이밍설정부(139)의 히이트시간 설정부가 초기화되고 히이트시간설정부의 생성하는 펄스를 클록으로서 계수하는 컬럼데이타출력타이밍 생성부(140)에 따라 멀티플렉서(141)가 데이타를 멀티플렉스한다. 이 데이타를 1바이트씩 히이트시간을 결정하고 있는 DEEN신호(펄스)로 게이트 하고, 헤드 드라이버(9A)에 출력한다. 이 출력데이타 SEG1~SEG8이다.

또, 상기 컬럼데이타 출력타이밍 생성부(140)의 계수치를 3-8 디코더(142)로 디코더한 시호가 COM1~COM8이다.

COM1~COM8, SEG1~SEG8의 출력타이밍의 개략을 제31도에 도시한다. 도면중, 인자방향에 의하여 화살표의 출력순으로 한다.

더욱 MPU1의 CLAT신호로 헤드의 히트시간의 설정을 행하고, DLAT신호로 간격을 설정을 행한다.

또, 기록타이밍 PRST는 실제의 기록보다도/컬럼분에 앞서서, 출력된다(제29도 참조).

이는 래치가 래치(136,138)의 2단 구성으로 되어 있기 때문에 후단의 래치(1

38)의 데이타가 전송되는 시간을 벌기위함이다.

이상 설명한 바와같이 이 실시예에 의하면 MPU1가 행하는 동작은 이미지 데이타의 전개와 기록타이밍의 설정만이므로 처리능력이 각별히 향상한다. 또 호스트로부터의 데이타 입력과 헤드로의 데이타 출력은 MPU1의 ROM2의 억세스 동기하여 자동적으로 행해지므로 고속전송이 행해진다.

또 비기록 동작시에는 RAM3의 어드레싱으로서 헤드로의 데이타 출력을 호스트로부터의 데이타 입력에 할당하고 있기 때문에 보다 고속의 데이타 입력 처리가 행해진다.

본 발명에 의하면 메모리와 CPU의 버스를 분리하고, 메모리와 입력 또는 출력 수단의 버스를 결합할 수 있으므로 CPU의 동작과 병행하여 메모리와 입력 또는 출력수단과의 데이타전송을 행할수가 있다. 이로서 데이타의 전송처리를 고속으로 행하는 것이 가능하다.

다음에 본 발명을 기록장치에 적용한 경우의 실시예에 대하여 도면을 참조하면서 상세히 설명한다. 제32도는 본 발명의 제8실시예를 도시하는 블록도이다. 이는 메모리에 접속한 어드레스버스 및 데이타버스를 MPU에 접속한 어드레스 버스 및 데이타버스와의 분리를 셀렉터를 설치함으로서, MPU가 상기 메모리를 억세스하지 않는 동작중에 상기 메모리의 이미지 데이타를 기록헤드에 전송하도록 구성하고, 데이타처리의 고속화, 스루우프의 향상을 도모하고 있다. 이 경우 더욱 이미지 데이타를 기록헤드로 전송하는 어드레스에 입각하여 MPU가 다음행의 이미지 데이타를 메모리에 기억가능한가 아닌가를 판단하고 1행분의 메모리라도 고속기록을 가능으로하고 있다.

더욱 상세히는 이 기록장치에 있어서, 기록동작은 장치의 각부의 신호와 수수를 행하면서 장치 전체의 제어를 실행하는 MPU9, 동작의 수순등을 기억한 ROM10, 기록데이타의 버퍼등으로 사용되는 RAM(11), 컴퓨터등의 호스트와 정보의 수수를 행하는 인터페이스(12), 입출력포오트(13) 및 판독기입 제어회로(14)로 이루어지는 제어부에 의하여 제어된다. MPU9로부터의 제어신호는 입풀력 포오트(13)를 사이에두고 구동회로(15a),(15b),(15c)에 공급되고 기록헤드(2) 캐리지모터(3), 종이보내기 모터(6)가 제어된다. 또 센서(16)나 조작패널(17)의 정보는 입출력 포터(13)를 사이에 두고 MPU(9)에 공급된다.

RA11a, RB11b는 RAM(11)내에 설치된 레지스터이다. 그리고 RA11a는 데이타 해석한 차행의 이미지 데이타를 축차 기억하여야할 이미지 버퍼의 어드레스를 도시한다. 또 RB11b는 다음 기록위치에서 기록하여야할 8바이트의 데이타(본 실시예에서는 기록헤드(2)가 64돗드구성이다)가 기억되어있는 이미지 버퍼의 8바이트의 어드레스중에서 최하위의 어드레스를 도시한다. 결국 RB는 이미지 버퍼영역중의 기록 가능한 데이타 영역의 최하위의 어드레스를 도시한다.

더욱 기타의 구성은 먼저 설명한 제4도와 같으므로 설명을 생략한다. 또 기록중에 있어서 MPU9 및 RAM11의 타이밍도 제5도와 같으므로 설명을 생략한다.

실제의 기록에 대하여 제33도의 플로챠트에 따라 설명한다. 스텝 S101~S105은 제2도에 도시하는 종래예와 마찬가지이다. 스텝 S106에서 레지스터 RA11a, RB11b에 RAM11의 이미지 버퍼영역의 최상위 어드레스치를 설정한다.

다음에, 스텝 S107에서 종이보내기 모터(6)를 구동하여 기록지를 반송한다. 그리고 스텝 S108에서 판독기입 신호제어회로(21)내의 전송 플래그를“H”로 설정한다. 그리하면 MPU9가 ROM10을 억세스할 때만다 이미지 데이타가 RAM11로부터 입출력포트(13a)에 전송된다. 스텝 S109에서는 차행의 데이타 해석, 즉 예를들면 수신버퍼에 입력되어 있는 차행의 1바이트분의 기록데이타를 이미지 데이타로 변환한다. 계속하여 캐리지 모우터(3)를 구동하여 캐리지(1)를 이동시키면서(스텝 S110), 스텝 S111에서 RA11a와 RB11b의 값을 비교하면 RB＞RA이면 스텝 S109에서 변환한 차행의 이미지 데이타를 RA가 도시하는 이미지 버퍼의 어드레스에 기억하고(스텝 S112), RA의 값을 1만큼 가산시켜(스텝 S113), 스텝(S114)로 진행한다. 한편 스텝(S111)에서 RBRA이면, 아직 이미지 데이타를 기억하기 위한 영역이 비여있지 않으므로 이미지 데이타의 기억을 행하지 않고, 스텝(S114)으로 진행한다. 스텝(S114)에서는 기록위치인가 판단하고, 기록위치의 도달할때까지 스텝(S110~S11

4)을 반복한다. 그리고 기록위치에 도달하면 스텝(S115)에서 입출력포트(13)를 사이에 두고 구동회로(15a)에 기록헤드 구동개시신호를 보낸다. 그리하면 구동회로(1

5a)는 입출력포트(13a)로부터의 이미지 데이타에 따라 기록헤드(2)를 구동한다.

다음에 스텝(S116)에서 RB를 스텝(S115)에 의하여 기록이 종료한 데이타분의 8만큼 가산한다. 스텝 S117에서 1행분의 기록이 종료하고 있는가를 판단하고, 1행분의 기록이 종료할때까지 스텝 S108~S116을 반복한다. 또 1행분의 기록이 종료하면 스텝 S103으로 되돌아온다.

즉, 기록중에는 레지스터 RB11b에 기억되어 있는 어드레스치보다 하위의 이미지 버퍼 영역의 데이타는 이미 기록되어 불필요하므로, 차행의 기록데이타를 이미지 데이타로 변환하고, 축차 레지스터 RA11a에 기억되어 있는 어드레스치가 도시하는 이미지버퍼의 어드레스에 기억한다. 이때 RB＞RA의 판별(스텝 S111)에 의하여 RA11a가 도시되는 이미지버퍼의 어드레스에 차행의 이미지 데이타를 기억해서 좋은가 판단하고 있다. 이와같이 1행분의 이미지 버퍼 영역을 사용하여, 기록중에 차행의 이미지 데이타를 작성하는 것으로서, 스루우트의 향상을 도모할 수가 있다.

다음에 본 발명의 제9실시예에 대하여 도면을 참조하여 설명한다.

제34도는 제9실시예의 구성을 나타내는 블록도이다.

동도면에서 MPU는 데이타 셀렉터(22)를 칩셀렉터(S4,C35)를 사용하여 선택함으로서 어드레스 카운터(20)가 도시하는치 SM22a, SL22b를 판독할 수가 있다. 즉, 기록중에 데이타 셀렉터(22)의 값을 판독하면 이미지 버퍼의 영역의 어느 어드레스까지 데이타가 불필요하고 차행의 이미지 데이타의 이미지 버퍼로서 사용할수 있는가를 알수있다.

이하 제35도의 플로챠트에 따라 본실시예의 동작을 설명한다.

스텝 S201~S205는 제8실시예의 스텝 S101~S105와 마찬가지이다. 스텝 S206에서는 레지스터 RA(11a)에 RAM(11)의 이미지 버퍼의 최상위 어드레스치가 설정된다.

다음에 스텝(S207)에서 종이보내기 모터(6)를 구동하고, 기록지를 반송한다. 그리고 스텝(S208)에서 판독기입 신호제어회로(21)내의 전송 플래그를“H”에 설정한다. 그리하면 MPU(9)가 ROM(10)을 억세스 할때마다 이미지 데이타가 RAM(11)로부터 입출력 포트(13a)전송된다. 그리고 데이타 전송때마다 어드레스 카운터(20)가 가산된다.

스텝(S209)에서는 차행의 데이타해석, 즉 예를들면 수신버퍼의 입력되어 있는 차행의 1바이트의 기록데이타를 이미지 데이타로 변환된다. 계속하여 캐리지모우터(3)를 구동하여 캐리지(1)를 이동시키면서(스텝 S210), 스텝 (S211)에서 레지스터 RA11a의 값과 데이타 버스 셀렉터(22)를 선택함으로써 판독한 어드레스 카운터(20)의 값과를 비교한다.

여기서 어드레스 카운터치 SM22a, SL22b＞RA11a이면 레지스터 RA11a가 도시하는 이미지 버퍼의 어드레스의 데이타는 이미 기록되어 불필요한 데이타 이므로, 스텝 S209에서 변환한 차행의 이미지 데이타를 레지스터 RA11a가 도시하는 이미지 버퍼의 어드레스에 기억하고(스텝 S212), 레지스터 RA11a의 값을 1만큼 가산시켜(스텝 S213), 스텝 S214으로 진행한다.

또 어드레스 계수치RA이면 스텝 S214으로 진행하고 기록 위치인가 아닌가를 판별하고, 기록위치에 도달할때까지 스텝 S210~S214를 반복한다.

그리고 기록위치에 도달하면 스텝 S215에서 입출력포트(13)를 사이에두고 구동회로(15a)에 기록헤드구동개시신호를 보낸다. 그리하면 구동회로(15a)는 입출력포트(13a)로부터의 이미지 데이타에 따라 기록헤드(2)를 구동한다. 스텝 S216에서 1행분의 기록이 종료하고 있는가를 판단하고 1행분(한글)의 기록이 종료할때 스텝 S208~S203을 반복한다.

또, 1행분의 기록이 종료하면 스텝 203으로 되돌아간다.

즉, 기록중에 데이타 셀렉터(22)를 판독함으로써 어드레스카운터(20)가 도시하는 어드레스치보다 하위의 이미 기록되어 있는 불필요한 이미지 버퍼영역에 차행의 이미지 데이타를 형성하여 간다.

더욱 이 실시예에서는 어드레스카운터(20)가 16비트, 데이타버스가 8비트로 구성하여 있으므로 이 경우 데이타 셀렉터(22)는 어드레스 카운터(20)의 하위 8비트에 대응하는 SL22b와 상위 8비트에 대응하는 SL22b와 상위 8비트에 대응하는 SM22a로 구성하고 있다. 그리고, MPU9는 SM22a 및 SL22b를 각각 판독함으로써 어드레스 카운터20의 값을 검지하고 있다.

다음에 본 발명의 제10실시예에 대하여 도면을 참조하여 설명한다.

일반적으로 문자의 이태릿체 처리를 하기 위해서는 1행분의 이미지 데이타의 기록이 끝나고 다음행의 이미지 데이타를 전개하고 RAM11의 이미지 버퍼 영역에 기억하는 경우 그 이전에 이미지 버퍼 영역전의 데이타를 소거하여 둘 필요가 있다.

또 다음행의 이미지 데이타가 1행분에 차지않을때에는 앞행의 이미지 데이타의 일부가 기록되는 경우가 있으므로, 이미지 버퍼영역의 앞의 데이타를 소거하여 둘 필요가 있다.

더욱, 백스페이스코오스나 기록영역지정코오드등의 기록제어코오드에 따라서는 1행의 기록에 있어서 같은 위치에 2번 기록할 필요가 생기는 경우가 있다. 이때 일반으로 이미지 버퍼내에 있어서 겹쳐쓰기(논리함)처리에 의하여 기록헤드는 1회의 주사로 끝나도록 되어있다. 즉 두번째의 이미지 데이타의 기억에 있어서는 전의 이미지 데이타에 대하여 논리합을 행한다. 따라서 이경우 앞행의 이미지 데이타가 논리합으로도 소거되지 않으므로 앞의 행의 이미지 데이타를 소거하여 둘 필요가 있다.

그러나, 이 소거에 필요한 처리는 MPU9에 있어서는 큰 부담으로 된다. 이 때문에 상술의 처리시에 있어서는 스루우트가 저하된다. 한편 2중 타자나 강조인자의 경우에는 기록헤드를 2회주사하여 인자하는 경우가 있고 이 경우는 전후 이미지 데이타를 소거하지 않으면 안된다.

이 제10실시예는 상술한 점에 비추어서 이루어진 것으로 MPU9가 ROM(10) 또는 RAM(P11)이외를 억세스한 사이클로 이미지 데이타의 전송 및 그 데이타의 소거를 행하고 스루우트의 저하를 방지하는 것을 가능하게 한 것이다. 또 이 데이타소거의 실행의 유무를 제어가능으로하고 다양한 기록모드에 대응 가능으로 한 것이다.

제36도에 본 실시예의 블록도를 도시한다. 데이타 전송 제어회로 21a 및 데이타 클리어 제어회로(21a)를 내장한 판독 기업제어회로에 의하여 RAM(11)의 이미지 데이타의 전송 및 클리어는 제37도에 도시하는 타이밍 챠트와 같이 된다. 즉 MPU9가 전송신호 T에 의하여 P49에서 데이타 전송제어회로(21a)중의 전송플래그를“H”로하면 데이타 전송회로(21a)에 의하여 다음의 ROM 판독의 사이클 R50로 어드레스카운터(20)가 도시하는 RAM11의 영역의 이미지 데이타가 입출력포트(13a)로 전송된다. 다음의 ROM판독의 사이클 R51에서 금번에는 데이타 클리어 제어회로(21a)에 의하여 입출력 포트(13a)로 전송된 데이타가 기억되어 있던 RAM11의 영역에 “OO”H가 기입되어진다. 결국 데이타의 클리어가 행해진다(C1). 더욱, 이때의 클리어데이타“00”H를 데이타 레지스터(23)에 기억되어 있고 데이타버스셀렉터(18)를 사이에 두고 RAM11에 부여된다. 데이타셀렉터(18)는 팁 셀렉터 CS6에 의하여 전환된다.

그리고 C1의 사이클이 종료하면 어드레스카운터는“1”증가한다. 이 반복에 의하여 본 실시예에서는 8바이트의 데이타의 전송 및 클리어가 행해진다. 더욱 C8에서 8바이트째의 데이타의 클리어가 종료하면 전송플래그가“L”로 되고 ROM판독의 사이클에서는 아무것도 행해지지 않는다. 이와같이하여 MPU9의 처리는 P49뿐으로 이미지 데이타의 전송 및 클리어가 가능하게 된다.

더욱, 상술의 클리어 동작은 전송신호 T의 송출에 의하여 전송 플래그를“H”로 하기전에 모드 신호 M를“H”로 하여 전송 클리어 모드로 되게 할때에만 행해진다. 따라서 이 모드신호(M)가“L”일때는 제5도에 도시한 제1실시예와 마찬가지의 동작이 행해지고 클리어 동작은 행해지지 않는다. 이상의 모드 설정에 의하여 다양한 데이타의 전송모드를 실현할수가 있다.

다음에 본 발명의 제11실시예에 대하여 도면을 참조하여 설명한다.

우선 RAM11로의 데이타의 기억에 대하여 설명하면 스텝 S301에서 온라인이 선택되어 있으며, 스텝 S302에서 데이타 해석을 행하고, 스텝 S303에서 레지스터 RAM11a의 설정 및 기억종료 플래그를 리세트한다. 이 기억종료 플래그는 1행분의 이미디 데이타의 기억이 종료한 것을 도시하는 것이다.

스텝 S304에서 1행째의 데이타 기억으로 판단되면, 스텝 S305, S306에서 1행분의 데이타를 기억한다. 이는 제39도(a)에 도시하는 바와같이 1행째의 데이타의 기억에 있어서는 기록헤드로의 데이타의 전송을 고려할 필요가 없기 때문이다. 1행분의 데이타의 기억이 종료하면, 스텝 S307에서 상기 기억종료 플래그 세트한다. 이로서 기록헤드로 전송하여야할 데이타가 갖추어진 것을 알수가 있다.

여기서 RAM11로부터 기록헤드로의 데이타의 전송에 대하여 설명한다. 스텝 S320에서 기억 종료 플래그가 세트되어 있는 것을 검지하면 스텝 S321에서 레지스터 RB11b의 설정, 스텝 S322에서 전송 종료 플래그는 1행분의 이미지 데이타의 전송이 종료한 것을 도시하는 것이다.

다음에, 스텝 S323에서 전송 플래그를“H”로하여 데이타 전송을 지시하고, 스텝 S324에서 RB를 8가산한다. 그리고 스텝 S323, S324을 1행분 반복하고(스텝 S325), 스텝 S326에서 전송종료 플래그를 세트한다.

여기서 2행째 이후의 데이타의 기억에 대하여 설명한다. 스텝 S304에서 2행째 이후의 데이타의 기억이 있으며 스텝 S308에서 전송 종료 플래그가 세트되어 있는가 아닌가를 판정한다. 세트되어있지 않을때, 스텝 S309에서 RB＞RA이면 스텝 S310에서 데이타의 기억을 행한다. 한편 RBRA이면 그 기억 어드레스에서는 아직 데이타의 전송이 행해지지 않고 있으므로 스텝 S308으로 되돌아간다. 또 상기 스텝 S308에서 전송 종료 플래그가 세트되어 있을때에는 제39도(b)에 도시하는 바와같이 이미지 버퍼 영역의 데이타를 이미 기록되어 불필요함으로써 RA, RB의 값에 불구하고, 데이타의 기억을 행한다(스텝 S310).

그후 스텝(S311)에서 RA를 1가산하고 1행분의 데이타의 기억이 종료할때까지 스텝 S308~S311를 반복한다(스텝 S312).

그리고 1행 종료하면 스텝 S307에서 기억종료 플래그를 세트하여 기록 헤드로의 데이타 전송을 가능하게 한다.

이 실시예에 의하여 1행분의 이미지 버퍼 영역을 사용하여 기록중에 차행의 이미지 데이타를 작성할수 있으므로, 스루우트의 향상을 도모하는 것이 가능하다.

거기에 대해서 본 발명의 잉크제트 기록장치의 형태로서는 컴퓨터등의 정보 처리기기의 화상 출력단말로 사용되는 것외에 판독기등과 짜맞춘 복사장치 또는 송수신기능을 가지고 있는 팩시밀리장치의 형태를 채용하는 것이라도 좋다.

제40도는 본 발명의 기록장치를 워드프로세서 퍼스널 컴퓨터, 팩시밀리장치, 복사장치로서의 기능을 가지고 있는 정보처리장치에 적용했을 경우의 개략의 구성을 도시하는 블록도이다.

도면중(210)은 장치전체의 제어를 하는 제어부이고, 마이크로프로세스등의 CPU나 각종 I/O보오드를 구비해야 각부에 제어신호나 데이타신호등을 출력하든가 각부로 부터의 제어신호나 데이타 신호를 입력해서 제어를 하고 있다. (2)는 디스플레이부로 이 도시화면에는 각종메뉴나 문서정보 및 이미지 판독기(207)로 판독한 이미지 데이타등이 도시된다. (203)은 디스플레이부(202)상에 설치된 투명한 감압식의 누름판이며, 손가락 등으로 그 표면을 누름으로서 디스플레이부(202) 상에서의 항목입력이나 좌표위치 입력등을 행할수 있다.

(204)는 FM(Frequeney Modulation) 음원부이며 음악 에디터등으로 작성된 음악 정보를 메모리부(210)나 외부기억장치(212)에 디지털데이타로서 기억해두고 그들 메모리등으로부터 판독해서 FM변조를 행하는 것이다. FM음원부(204)로부터의 전기신호는 스피커부(205)에 의해 가청음으로 변환된다. 프린터부(206)는 워드프로세서, 퍼스널컴퓨터 팩시밀리장치, 복사장치의 출력단말로서 본 발명 기록장치가 적용된 것이다.

(207)은 원고 데이타를 광전적으로 판독해서 입력하는 이미지 판독기부로 원고의 반송경로 도중에 설치되어있고, 팩시밀리 원고나 복사원고외의 각종 원고의 판독을 행한다. (208)은 이미지 판독기부(207)에서 판독한 원고 데이타의 팩시밀리송신이나 보내져온 팩시밀리 신호를 수신해서 신호를 복사하는 팩시밀리(FAX) 송수신부이며, 외부와의 인터페이스 기능을 가지고 있다. (209)는 통상의 전화기능이나 부재중 전화기능등의 각종 전화기능을 가지고 있는 전화부이다.

(210)은 시스템 프로그램이나 매니저 프로그램 및 그외의 어플리케이션 프로그램이나 문자 포트 및 사전등을 기억하는 ROM나 외부 기억장치(212)로부터 로드된 어플리케이션 프로그램이나 문서정보 또는 비디오 RAM등을 함유하는 메모리부이다.

(211)은 문서정보나 각종 명령등을 입력하는 키보오드부이다. 플로피디스크나 하드디스크등을 기억매체로 한 외부기억장치로 이 외부기억장치(212)에는 문서정보나 음악 혹은 음성정보, 사용자의 어플리케이션 프로그램 등이 기억된다.

제41도는 제40도에 도시하는 정보처리장치의 외관도이다.

도면중(301)은 액정등을 이용한 플랫패널 디스플레이이며 각종 메뉴나 도형 정보 및 문서정보등을 도시한다. 이 디스플레이(301)상에는 누름판(203)이 설치되어 있고, 이 누름판(203)의 표면을 손가락등으로 누름으로서 좌표입력이나 항목지정입력을 행할수가 있다. (302)는 장치가 전화기로서 기능할때에 사용되는 핸드세트이다. 키보드(303)는 본체와 착탈이 가능하게 코드로서 접속되어 있고 각종 문서 정보나 각종 데이타의 입력을 할수있게 되어 있다. 또 이 키보드(303)에는 각종 기능의 키(304)등이 설치되어 있다. (305)는 외부 기억장치(212)로의 플로피디스크의 삽입구이다.

(306)은 이미지 판독기부(207)에서 판독되는 원고를 재치하는 용지 재치부이며 판독된 원고는 장치의 뒤부분으로 부터 배출된다. 또 팩시밀리 수신등에 있어서는 잉크제트프린터(307)로부터 기억된다.

또 상기에서 디스플레이부(202)는 CRT라도 좋으나 강유전성 액정을 이용한 액정 디스플레이등의 플랫패널이 바람직하다. 소형, 박형화에 대해서 경량화가 도모되기 때문이다.

상기 정보처리장치를 퍼스널 컴퓨터나 워드프로세서로서 기능할 경우, 키보드부(211)로부터 입력된 각종 정보가 제어부(201)에 의해 소정의 프로그램에 따라서 처리되고 프린터부(206)에 화상으로서 출력된다. 팩시밀리장치의 수신기로서 기능할 경우 통신회선을 통해서 FAX 송수신부(208)로부터 입력한 팩시밀리정보가 제어부(201)에 의해 소정의 프로그램을 따라서 수신처리되어 프린터부(206)에 수신화상으로서 출력된다.

또, 복사장치로 기능할 경우 이미지 판독기부(207)에 의해 원고를 판독하고 판독된 원고데이타가 제어부(201)를 통해서 프린터부(206)에 복사화상으로 출력된다. 그리고 팩시밀리장치의 송신기로서 기능할 경우 이미지판독기부(207)에 의해서 판독된 원고 데이타는 제어부(201)에 의해 소정의 프로그램에 따라서 송신처리된후 FAX 송수신부(208)를 통해서 통신회선에 송신된다.

이상과 같이 설명한 다기능형 정보처리장치에 본 발명의 기록장치를 적용하므로서 고품위의 기록화상을 고속 그리고 또 저소음으로 얻을수가 있으므로 상기의 정보처리장치의 기능을 더욱 향상시킬수가 있다.

이상 설명한 것과 같이 본 발명에 의하면 기록중에 이미지버퍼내에서 기록해야 불필요하게된 영역을 검지하고 그 영역에 다음행의 이미지 데이타를 형성하므로서 메모리 용량을 증가시키는 일 없이 스루우트의 향상을 도모할수 있다.

Claims (26)

1. 데이타 처리를 하는 MPU와, 상기 MPU가 처리하는 데이타를 기억하는 메모리와, 상기 메모리의 어드레스버스 및 데이타버스를, 상기 MPU로부터 분리하는 분리수단과, 상기 MPU가 상기 메모리의 억세스를 같이하지 않는 동작을 실행하고 있을때에 상기 분리수단에 의해 상기 메모리의 어드레스버스 및 데이타버스를 상기 MPU로부터 분리해서 상기 메모리의 데이타 전송 또는 데이타의 소거등 어느것인가를 행하는 데이타 전송제어회로로 구성되는 것을 특징으로 하는 데이타 처리장치.
2. 데이타 처리를 하는 MPU와, 상기 MPU가 처리하는 데이타를 기억하는 다이나믹메모리와, 상기 다이나믹 메모리의 어드레스 및 데이타버스를 상기 MPU로부터 분리하는 분리수단과, 상기 MPU가 상기 다이나믹 메모리의 억세스를 동반하지 않는 동작을 실행하고 있을때 상기 분리수단에 의해 상기 메모리의 어드레스버스 및 데이타버스를 상기 MPU로부터 분리해서 상기 다이나믹 메모리의 리프레시 동작을 하는 리프레시 제어회로로 구성되는 것을 특징으로 하는 데이타 처리장치.
3. 메모리와, 상기 메모리에 대해서 처리를 하는 제1 및 제2처리수단과, 상기 메모리에 접속되는 버스를 제1 또는 제2처리수단중의 어느 한쪽으로 변환해서 접속하는 변환수단과, 상기 제1처리수단이 상기 메모리의 억세스를 동반하지 않는 동작을 실행하고 있을때 상기 변환수단은 상기 메모리에 접속되는 버스를 상기 제2수단에 접속해서 상기 제2처리수단이 상기 메모리에 대한 처리를 가능하게 하는 데이타 제어수단으로 구성되는 것을 특징으로 하는 데이타 처리방법.
4. 데이타를 기억하는 메모리를 사용한 데이타처리방법에 있어서 ; MPU가 상기 메모리를 억세스해서 상기 메모리에 대해 상기 데이타를 입력 및 출력하는 단계 ; 및 상기 MPU가 상기 메모리 이외의 것을 억세스할때 상기 MPU이외의 것이 상기 메모리에 대해서 상기 데이타를 입력 및 출력하는 단계로 이루어지는 것을 특징으로 하는 데이타 처리방법.
5. 제4항에 있어서, 상기 MPU가 상기 메모리 이외의 것을 억세스할때 클리어 제어회로가 상기 메모리의 데이타를 소거하는 것을 특징으로 하는 데이타 처리방법.
6. 제4항에 있어서, 상기 MPU가 상기 메모리 이외의 것을 억세스할때 데이타 전송회로가 상기 메모리에 데이타를 전송하는 것을 특징으로 하는 데이타 처리방법.
7. 제4항에 있어서, 상기 MPU가 상기 메모리 이외의 것을 억세스할때 데이타 전송회로가 상기 메모리로부터 기록장치에 데이타를 전송하는 것을 특징으로 하는 데이타 처리방법.
8. 제7항에 있어서, 상기 기록장치는 잉크제트기록장치인 것을 특징으로 하는 데이타 처리방법.
9. 제8항에 있어서, 상기 잉크제트기록장치의 기록헤드가 잉크을 토출하는 복수의 토출구와 대응하는 토출구가 설치된 잉크에 열에 의한 상태의 변화를 일으켜서 그 상태변화에 따라서 잉크를 상기 토출구로부터 토출시키서 비상(飛翔)하는 액의 물방울을 형성하는 열에너지 발생수단을 구비하는 것을 특징으로 하는 데이타 처리방법.
10. 제4항에 있어서, 상기 메모리가 데이타의 판독, 기록이 가능한 랜덤 억세스메모리인 것을 특징으로 하는 데이타 처리방법.
11. 제10항에 있어서, 상기 MPU가 프로그램이 기억된 판독전용 메모리를 억세스할때 상기 MPU이외의 것이 상기 랜덤억세스메모리에 대해서 상기 데이타를 입력 또는 출력하는 것을 특징으로 하는 데이타 처리장치.
12. 데이타를 기억하는 다이나믹 메모리를 사용한 데이타 처리방법에 있어서, MPU가 상기 다이나믹 메모리를 억세스해서 상기 다이나믹 메모리에 대해서 상기의 데이타를 입력출력하는 단계 ; 및 상기 MPU가 상기 다이나믹 메모리를 억세스할때 리프레시 제어회로가 상기 다이나믹 메모리의 리프레시 동작을 행하는 단계로 이루어지는 것을 특징으로 하는 데이타 처리방법.
13. CPU를 사용해서 데이타 처리를 하는 데이타 처리장치에 있어서 ; 이 CPU가 처리하는 데이타를 버스를 통해 기억하는 메모리와 이 메모리에 대해 버스를 통해서 데이타를 입력 또는 출력하는 입출력 수단과, 상기 CPU가 상기 메모리 이외의 것을 억세스할때 상기 CPU와 상기 메모리간의 버스를 분리함과 함께 상기 입출력수단과 상기 메모리간의 버스를 결합하는 버스제어수단과, 상기 CPU의 상기 메모리 이외의 것을 억세스하는 동작에 동기해서 상기 입출력수단과 상기 메모리간의 데이타 억세스를 가능하게 하는 억세스 제어 수단으로 구성되는 것을 특징으로 하는 데이타 처리장치.
14. 제13항에 있어서, 상기 입출력수단이 호스트 컴퓨터로부터의 데이타를 입력하는 입력데이타 버퍼인 것을 특징으로 하는 데이타 처리장치.
15. 제13항에 있어서, 상기 입출력수단이 기록장치에 데이타를 출력하는 출력데이타를 버퍼인 것을 특징으로 하는 데이타 처리장치.
16. 제15항에 있어서, 상기 기록장치가 잉크제트기록장치인 것을 특징으로 하는 데이타 처리장치.
17. 제16항에 있어서, 상기 잉크제트 기록장치의 기록헤드가 잉크를 토출하는 복수의 토출구와 이와 대응하는 토출구에 설치된 잉크에 열에 의한 상태변화를 일으켜서 그 상태변화에 따라서 잉크를 상기 토출구로부터 토출시켜서 비상하는 액의 물방울을 형성하는 열에너지 발생수단을 구비하는 것을 특징으로 하는 데이타 처리장치.
18. 제13항에 있어서, 상기 메모리가 데이타의 기록이 가능한 랜덤 억세스 메모리인 것을 특징으로 하는 데이타 처리장치.
19. 제18항에 있어서, 상기 버스제어수단은 상기 CPU가 프로그램이 기억된 판독전용 메모리를 억세스할때 상기 CPU와 상기 랜덤 억세스 메모리간의 버스를 분리하는 것을 특징으로 하는 데이타 처리장치.
20. 제18항에 있어서, 상기 억세스 제어수단은 상기 CPU가 프로그램이 기억된 판독전용 메모리를 억세스할때 상기 CPU와 상기 랜덤 억세스 메모리간의 데이타억세스를 가능하게 하는 것을 특징으로 하는 데이타 처리장치.
21. 데이타 처리를 하는 CPU와, 이 CPU가 처리한 화상데이타를 버스를 통해서 일행분(1行分)의 기억이 가능한 메모리와, 이 메모리로부터 버스를 통해서 출력된 화상데이타가 공급되는 기록헤드와, 상기 CPU가 상기 메모리이외의 것을 억세스할때 상기 CPU와 상기 메모리간의 버스를 분리함과 함께 상기 기록헤드와 상기 메모리간의 버스를 결합하는 버스제어수단과, 상기 CPU의 상기 메모리이외의 것을 억세스하는 동작에 동기해서 상기 메모리로부터 상기 기록헤드에 화상 데이타를 전송하는 전송제어수단으로 구성되고, 상기 전송제어수단이 화상데이타를 상기 메모리로부터 상기 기록헤드에 전송하는 상기 메모리의 영역에 의거해서 상기 CPU가 다음행의 화상데이타를 상기 메모리에 기억이 가능한 영역을 판단하는 것을 특징으로 하는 기록장치.
22. 제21항에 있어서, 상기 전송제어수단이 화상데이타를 상기 메모리로부터 상기 기록헤드에 전송하는 어드레스에 의해서 상기 CPU가 차행의 화상 데이타를 상기 메모리에 기억이 가능한 어드레스를 판단하는 것을 것을 특징으로 하는 데이타 처리장치.
23. 제22항에 있어서, 상기 전송제어수단이 화상데이타를 전송하는 어드레스를 상기 CPU가 판독하는 것을 특징으로 하는 기록장치.
24. 제23항에 있어서, 상기 기록헤드는 잉크제트기록헤드인 것을 특징으로 하는 기록장치.
25. 제24항에 있어서, 상기 잉크제트기록헤드는 토출하는 복수의 토출구와 이것과 대응하는 토출구에 설치한 잉크에 열에 의한 상태변화를 일으켜서 그 상태의 변화에 따라서 잉크를 상기 토출구로부터 토출시켜서 비상하는 액의 물방울을 형성하는 열에너지 발생수단을 가지고 있는 것을 특징으로 하는 기록장치.
26. 제21항에 있어서, 상기 CPU는 상기 기록헤드가 기록을 행하고 있는 기간에 다음행의 화상 데이타를 상기 메모리에 기억하는 것을 특징으로 하는 기록장치.