JP3406918B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に係り、
特にホスト装置からの受信データを高速に受信可能な記
録装置に好適なデータ処理装置に関する。

【０００２】

【従来の技術】受信データを高速に転送するデータ処理
装置として、例えば用紙、プラスチック薄板等のシート
に文字、画像等を記録する記録装置がある。この記録装
置としては、画像形成プロセスの違いにより、ワイヤド
ット式、熱転写方式、インクジェット方式、レーザービ
ーム方式がある。また、記録装置の走査方式には、シリ
アル式、ラインプリント式、ページプリント式などがあ
る。

【０００３】図９は、従来のシリアル式記録装置におけ
る制御系の一例を示すブロック図である。図９におい
て、符号２１は記録装置全体を制御するマイクロプロセ
ッサ（ＭＰＵ）である。記録すべきデータおよび記録装
置の動作を制御するコマンドは、セントロニクスインタ
ーフェースまたはシリアルインターフェースなどの公知
のインターフェース回路から構成される記録データ受信
部２２を介して、受信バッファであるＲＡＭ２３に転送
される。ＭＰＵ２１はＲＡＭ２３に転送された受信デー
タを読取り、実際に記録可能なイメージデータに変換し
てＲＡＭ２３内に設けられたイメージバッファ（プリン
トバッファ）に書込む。ホスト装置から転送される記録
データが文字、記号の場合には、データのコードの形で
転送されるため、ドットマトリックス方式の記録ヘッド
で記録できるように記録装置側でビットイメージデータ
に変換する。この変換のためのキャラクタジェネレータ
がＲＯＭ２４内に設けられている。またＲＯＭ２４に
は、ＭＰＵ２１が処理すべき制御プログラムが格納され
ている。

【０００４】１ライン分のイメージデータが作成される
と、ＭＰＵ２１は入出力ポート２５及び駆動回路２６ａ
を介してキャリッジモータ５を駆動し、キャリッジ２を
移動させ、記録位置に到達したら入出力ポート２５にＲ
ＡＭ２３のイメージバッファ領域（プリントバッファ）
からイメージデータを転送し、図示しないタイマで作成
した規定のパルス幅で、駆動回路２６ｂを介して記録ヘ
ッド１を駆動する。前記ＲＡＭ２３、ＲＯＭ２４、入出
力ポート２５等は、リード・ライト制御回路２７の出力
信号によりタイミング制御される。

【０００５】その他、ＭＰＵ２１は入出力ポート２５、
駆動回路２６ｃを介して紙送りモータ１５を制御し、ま
たセンサ２８や操作パネル２７の情報は入出力ポート２
５を介してＭＰＵ２１に供給される。

【０００６】また、ＲＡＭ２３に接続したアドレスバス
ＡＢ２は、アドレスバスセレクタ３１によってＭＰＵ２
１のアドレスバスＡＢ３、あるいはＲＡＭ２３内の受信
バッファ領域のアドレスを出力するアドレスカウンタ３
２からのバスＡＢ１のいずれか一方に接続される。そし
て、ＭＰＵ２１がＲＡＭ２３をアクセスする場合は、チ
ップセレクトＣＳ３を出力し、データバスセレクタ３０
とアドレスバスセレクタ３１はともにＭＰＵ２１のバス
ＤＢ３、ＡＢ３を選択してＤＢ２、ＡＢ２にそれぞれ接
続する。一方、ＭＰＵ２１がＲＯＭ２４をアクセスする
場合は、チップセレクトＣＳ２を出力することにより、
データバスセレクタ３０によりＲＡＭ２３のデータバス
ＤＢ２は記録データ受信部２２へのデータバスＤＢ１に
接続され、アドレスバスセレクタ３１によりＲＡＭ２３
のアドレスバスＡＢ２はアドレスカウンタ３２からのア
ドレスバスＡＢ１に接続される。

【０００７】上記データバスセレクタ３０とアドレスバ
スセレクタ３１のバスセレクト動作は、ＭＰＵ２１から
アドレスバスＡＢ３に出力するアドレスに基づいてリー
ドライト制御回路２７がチップセレクトＣＳ２を出力す
ることによって制御する。このリードライト制御回路２
７は、記録データ受信部２２内のラッチに受信した１バ
イトデータをＲＡＭ２３に転送するための制御を行なう
データ転送制御回路２７ａを有している。なお、入出力
ポート２５とのデータ授受は、チップセレクトＣＳ１を
出力して行なう。

【０００８】次に、ホスト装置からの受信データをＲＡ
Ｍ２３内の受信バッファに転送する部分を詳述する。ホ
スト装置からの転送データは記録データ受信部２２内に
存在する図示しないフリップフロップ素子等から構成さ
れる１バイト分のラッチに書込まれるが、このデータを
ＲＡＭ２３内の受信バッファに転送する方法としてはＭ
ＰＵ２１がラッチからデータをリードして、ＲＡＭ２３
に転送する方法と、ＭＰＵ２１が介在せずにＲＡＭ２３
にＤＭＡで直接転送する方法に大別される。

【０００９】最近は、記録装置の記録密度の上昇と高速
度記録及びカラー化に対応するため、短時間に多量のデ
ータを受信する必要があり、ＤＭＡで転送する方法が一
般的である。このＤＭＡで転送する方法は、ＭＰＵバス
を開放して、つまりＭＰＵの動作を停止して転送する方
法と、ＭＰＵの動作を止めずに、ＲＡＭ２３へのアクセ
スがＭＰＵのアクセスと競合しないようにＭＰＵがＲＡ
Ｍ２３以外のデバイスをアクセスしている時にそのアク
セスに同期して転送する方法に大別される。ＭＰＵの動
作停止による処理能力低下を防ぐために、後者の方法が
採用されるケースが増えている。

【００１０】後者の回路構成を図９のブロック図で説明
する。同図において、ＲＡＭ２３に接続されるデータバ
スＤＢ２は、データバスセレクタ３０によってＭＰＵ２
１に接続されるデータバスＤＢ３または記録データ受信
部２２へのデータバスＤＢ１のいずれかに接続される。

【００１１】図１０はＭＰＵ２１およびＲＡＭ２３のタ
イミングチャートである。通常、ＭＰＵ２１はＲＯＭ２
４のデータを読取り、その制御手順に従ってＲＡＭ２
３、入出力ポート２５等外部デバイスをアクセスしなが
ら記録動作を行なう。そして、ホスト装置からのデータ
を１バイト受信すると記録データ受信部２２はデータ転
送制御回路２７ａに、データ転送要求信号Ｒ１をセット
することにより、次のＲＯＭ２４をリードするタイミン
グに同期して記録データ受信部２２内のラッチからＲＡ
Ｍ２３に受信データを転送する（ＲＡＭ２３に転送デー
タをライトする）。前記データ転送終了後、データ転送
制御回路２７ａはデータ転送要求信号Ｒ１をリセット
し、かつ、受信バッファの書込みアドレスを示すアドレ
スカウンタを＋１する。以後、ホスト装置からのデータ
を受信するたびに上記動作を繰返す。このデータ転送
は、たとえばＲＯＭ２４のチップセレクト信号ＣＳ２と
データ転送要求信号Ｒ１の論理積に基づいて行なうよう
にすればよい。

【００１２】なお、上記データ転送はＲＯＭリードに同
期して行なっているが、例えば入出力ポート２５等、Ｒ
ＡＭ２４以外のデバイスのアクセスに同期させてもよ
い。

【００１３】

【発明が解決しようとする課題】しかしながら、上記従
来例では、ＭＰＵ２１がＲＡＭ２３以外をアクセスしな
いと受信データが受信バッファであるＲＡＭ２３に転送
されないため、ＭＰＵが多ビットの除算命令等のように
長時間外部エリアをアクセスしない命令、又はブロック
転送命令等のようにＲＡＭ以外を長時間アクセスしない
命令を多用すると、１行分の記録データを受信するのに
時間がかかり、スループット（実効記録速度）が低下す
るという欠点があった。

【００１４】特に、ホスト装置と記録装置とのインター
フェース方式がＲＳ４２２等シリアル方式、特に高速同
期式シリアル方式の場合には、ボーレートで規定される
転送間隔で必ずデータを受信しないとデータのとりこぼ
しが発生するため、ボーレートを高くできない、つまり
高速でデータが転送できないという問題があった。

【００１５】上記欠点は、記録データ量が多いグラフィ
ック記録主体の高解像度、高速記録装置、特にカラーイ
ンクジェット方式の場合に顕著となる。

【００１６】また、近年記録装置で用いるＭＰＵも高機
能化が進み、高機能命令、つまり、ＭＰＵ内部での処理
時間が長く、外部アクセスが長時間発生しない命令が増
大傾向にあるため、上記欠点は増々発生しやすくなる。

【００１７】本発明は上述の課題を解決するためになさ
れたもので、受信データを高速にメモリに転送できると
ともに、受信データの取りこぼしを防止し得るデータ処
理装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するため
本発明のデータ処理装置は、ラッチを介して受信したデ
ータを格納するメモリに接続したアドレスバス及びデー
タバスを、ＭＰＵに接続したアドレスバス及びデータバ
スから分離する分離手段と、受信して前記ラッチに格納
された前記データを前記メモリへ転送するデータ転送要
求が発生したとき、前記ＭＰＵによる前記メモリ以外の
素子のアクセスに同期して、前記分離手段により前記メ
モリのアドレスバス及びデータバスを前記ＭＰＵから分
離し、前記ラッチに格納した前記データを前記メモリへ
転送する転送制御手段と、前記データ転送要求が発生し
てからの経過時間が一定時間になるまでの間に前記ＭＰ
Ｕが前記メモリ以外の素子のアクセスを行なわない場
合、前記ＭＰＵに対して前記アドレスバス及び前記デー
タバスの解放を要求する要求信号を出力するとともに、
前記要求信号を受けて前記ＭＰＵに接続した前記アドレ
スバス及び前記データバスを解放した後に前記分離手段
により前記メモリのアドレスバス及びデータバスを前記
ＭＰＵから分離し、前記データを前記ラッチから前記メ
モリへ転送するＤＭＡ制御手段とを具備することを特徴
とする。

【００１９】

【作用】上記構成によれば、メモリ以外の素子のアクセ
スに同期して受信データを上記メモリに転送できるので
高速転送が可能となり、また、ラッチからメモリへデー
タを転送するデータ転送要求が発生してからの経過時間
に基づいて、データ転送要求が発生してから一定時間内
に必ずＤＭＡ転送が行なわれるので、受信データの取り
こぼしも防止できる。

【００２０】

【実施例】以下、本発明を記録装置に適用した場合の実
施例について、図面を参照して詳細に説明する。

【００２１】図５は１例として本発明にかかるインクジ
ェット記録装置の外部構成を示している斜視図で、１は
インクを吐出するヘッドおよびそのインクタンクから構
成されるヘッドカートリッジ、２はヘッドカートリッジ
１を搭載して記録行方向（主走査方向）に移動するキャ
リッジである。キャリッジ２はガイド軸３，４によって
摺動可能に支持されており、タイミングベルト８に固定
されている。タイミングベルト８はプーリ６，７にかけ
回され、プーリ７に取り付けられたキャリッジモータ５
によって駆動され、これによってキャリッジ２は、記録
行方向に往復移動する。

【００２２】記録紙９は、ペーパーパン１０によってガ
イドされ、図示しない紙送りローラにピンチローラで圧
接されて搬送される。この搬送は紙送りモータ１５を駆
動源として行われる。搬送された記録紙９は、排紙ロー
ラ１２と拍車１３とによりテンションを加えられて排紙
される。

【００２３】１４は回復系と呼ばれるユニットで、ヘッ
ドのノズル（図示せず）に付着した異物や粘度の高くな
ったインクを除去することにより、吐出特性を正規の状
態に戻す働きとするものである。１６は記録ヘッドの位
置決めを行うフォト・インタラプタで構成されるホーム
ポジションセンサーで、キャリッジ２に設けられた遮光
板１７がホームポジションセンサー１６を遮断するか、
しないかによりホームポジションを検出することが可能
になる。なお、本実施例ではヘッドは熱エネルギーを用
いてインクに状態変化を生起させることにより吐出口か
らインク滴を吐出するものである。

【００２４】（実施例１）図１は、本発明を実施した記
録装置の制御系ブロック図である。本実施例では、従来
例におけるリードライト制御回路２７にＤＭＡ制御回路
２７ｂを追加して、記録データ受信部２２からＲＡＭ２
３へのデータ転送要求が発生してから一定時間内にＭＰ
Ｕ２１によるＲＯＭ２４のリードが発生しない、つまり
前記データ転送が行なわれない時、ＭＰＵ２１にＭＰＵ
バス解放要求を出して、ＤＭＡにより受信データを前記
記録データ受信部２２内のラッチからＲＡＭ２３へ転送
する構成にしたことを特徴とする。

【００２５】図１のブロック図において、リードライト
制御回路２７内に新規に追加したＤＭＡ制御回路２７ｂ
以外は従来例と同一なので説明を省略する。

【００２６】ＤＭＡ制御回路２７ｂは、記録データ受信
部２２からＲＡＭ２３へのデータ転送要求が発生してか
らの経過時間を常にカウントし、規定時間内にＭＰＵ２
１によるＲＯＭ２４のリードが発生しなかったとき、Ｍ
ＰＵ２１にＭＰＵバス（アドレスバスＡＢ３、データバ
スＤＢ３）要求信号ＢＲを出す。ＭＰＵ２１がＭＰＵバ
ス要求信号ＢＲを受けてバスを解放した後、ＤＭＡ制御
回路２７ｂはバスセレクト信号ＳＥＬを切換える。これ
により、ＲＡＭ２３に接続されたアドレスバスＡＢ２を
アドレスカウンタ３２からのアドレスバスＡＢ１に、Ｒ
ＡＭ２３に接続されたデータバスＤＢ２を記録データ受
信部２２へのデータバスＤＢ１に接続する。そして、Ｒ
ＡＭ書込み信号をＲＡＭ２３に与えて、記録データ受信
部２２からＲＡＭ２３内のアドレスカウンタ３２が示す
アドレスへデータ転送を行なう。データ転送後、ＤＭＡ
制御回路２７ｂは、データ転送要求信号Ｒ１をリセット
し、ＲＡＭ２３内の受信バッファの書込みアドレスを示
すアドレスカウンタ３２を＋１すると共に、ＭＰＵ２１
へのバス要求信号ＢＲを解除し、ＭＰＵ２１は中断して
いた処理を展開する。

【００２７】上記ＤＭＡ制御回路２７ｂの動作を示した
のが、図２のタイミングチャート図である。Ｔ１で示し
たデータ転送が、ＲＯＭリードに同期したもの、Ｔ２で
示したデータ転送が、本実施例によりバス要求信号ＢＲ
を出力してＭＰＵバスを止めたＤＭＡ転送によるもので
ある。データ転送要求Ｒ１が発生してからｔ₁時間経過
してもＭＰＵによるＲＯＭリードがないとバス要求信号
ＢＲが出力され、ＭＰＵはバスを解放する。つまり、Ｍ
ＰＵはバスをハイインピーダンス状態にしたまま、処理
を中断する。この中断期間にバスセレクト信号ＳＥＣを
切換えてデータ転送を行なう。

【００２８】次に図３は、図１に示したＤＭＡ制御回路
２７ｂの主要回路図であり、ＭＰＵ２１へのバス要求信
号ＢＲを出力する回路例である。動作について説明する
と、データ転送要求信号Ｒ１の立上りでフリップフロッ
プ４１のＱ出力はセットされ“１”になる。Ｑ出力信号
１０１はＡＮＤ回路４２の一方の入力に入力され、この
とき他方の入力つまりフリップフロップ４２のＱ^*（Ｑ
の反転）信号１０２は“１”のためＡＮＤ回路４２出力
１０３は“１”となり、カウンタ４３は例えば１ＭＨｚ
等の周期で常時出力されるクロック信号１０４をカウン
ト開始する。カウンタ４３の出力信号１０５は比較回路
４４に入力され、比較値１０６と比較される。比較回路
４４の一致出力信号１０７は一致すると“１”、一致し
ないと“０”となる信号でフリップフロップ４２のＤ入
力に入力され前記クロック信号１０４の立上りでサンプ
リングされる。通常は、比較回路４４の入力信号１０５
が比較値１０６と一致する前にＲＯＭリードに同期した
データ転送が発生し、このデータ転送と同期して出力さ
れるリセット信号１０８によりフリップフロップ４１、
カウンタ４３はリセットされ、比較回路４４の出力信号
１０７は“１”にならない。

【００２９】しかし、データ要求信号Ｒ１が発生してか
ら、ＭＰＵ２１がブロック転送命令等、比較回路４４の
比較値１０６で規定される時間以上ＲＯＭ２４をアクセ
スしない命令を実行し続けると、つまりＲＯＭ２４のア
クセスに同期して行なわれるデータ転送が発生しない
と、カウンタ４３及びフリップフロップ４１はリセット
されない。このため、比較回路４４の比較値１０６とカ
ウンタ出力値が一致し、比較回路４４の一致信号１０７
が“１”になる。するとフリップフロップ４２のＤ入力
が“１”になりクロック１０４の立上りでＢＲ信号が
“０”になり、ＭＰＵ２１にＭＰＵバス要求を行なうと
同時にカウンタ４３のカウントをＡＮＤ回路４２によっ
てブロックする。ＭＰＵ２１がＭＰＵバスを開放した後
に、記録データ受信部２２内のラッチにホスト装置から
受信した１バイトデータをＤＭＡによりＲＡＭ２３内の
受信バッファに転送する。なお、データ転送ＤＭＡに同
期して作成されたリセット信号１０９はフリップフロッ
プ４２をリセットすることによりＢＲ信号を解除し、か
つリセット信号１０８を発生させフリップフロップ４１
及びカウンタ４２をリセットする。

【００３０】よって上記回路例により、ホストから受信
したデータのＲＡＭ２３内の受信バッファへのデータ転
送要求が発生してから、ある規定時間内にＲＯＭ２４の
アクセスに同期して行なわれるデータ転送が発生しなか
った場合、ＭＰＵバスを解放してＤＭＡによりＲＡＭ２
３へのデータ転送が可能となる。

【００３１】次に本実施例の動作について図４に示すフ
ローチャートに沿って説明する。

【００３２】図４において、まず装置の電源投入後、ス
テップＳ１０１でキャリッジ２のホームポジション検出
等装置の初期設定を行なう。次にステップＳ１０２で、
ＲＡＭ２３内の受信バッファの書込みアドレスを示すア
ドレスカウンタ３２のスタートアドレスを設定して、ス
テップＳ１０３でホスト装置からのデータ受信をイネー
ブルにする。以後、ホスト装置からのデータを１バイト
受信するごとに、ＲＯＭ２４のアクセスに同期したＲＡ
Ｍ２３内の受信バッファへのデータ転送又は、前記ＲＯ
Ｍ２４のアクセスに同期したデータ転送が規定時間内に
発生しなかった時には、ＭＰＵバスを解放したＤＭＡに
よるデータ転送を行なう。このとき、アドレスカウンタ
３２は１バイトデータ転送を行なうごとに＋１される。

【００３３】ＭＰＵ２１はＲＡＭ２３内の受信バッファ
の受信データを読取り、コマンドを解析し、ＲＯＭ２４
内に設けられたキャラクタジェネレータをリードしなが
ら、実際にドットマトリクス方式の記録ヘッド１で記録
できるようにビットイメージデータに変換し、ＲＡＭ２
３内のプリントバッファに書込む。ステップＳ１０４で
これから記録を行なう行のプリントバッファが完成し、
記録可能状態になったら、ステップＳ１０５でキャリッ
ジモータ５を記録可能状態である定速まで加速し、記録
位置ごとにＭＰＵ２１はＲＡＭ２３内のプリントバッフ
ァのデータを入出力ポート２５にセットし、駆動回路２
６ｂを介して、記録ヘッド１を駆動する（ステップＳ１
０６）。１行の記録が終了したらステップＳ１０７でキ
ャリッジモータ５を減速し、停止させ紙送り要求があっ
た場合には指定量紙送りを行なった後、ステップＳ１０
４にジャンプし、以後上記制御を繰返す。

【００３４】よって上記説明により、通常ではＲＯＭ２
４のアクセスに同期したデータ転送を行ない、ある規定
時間内にＲＯＭ２４のアクセスに同期したデータ転送が
発生しなかった場合のみ、ＭＰＵバスを解放したＤＭＡ
によるＲＡＭ２３へのデータ転送が可能になり、ホスト
装置からのデータ受信時におけるＭＰＵの動作停止によ
る処理能力低下を最小限にした記録装置を提供すること
ができる。

【００３５】なお、上記実施例ではデータ転送はＲＯＭ
２４リードのみに同期して行なっているが、更に例えば
入出力ポート２５等ＲＯＭ２４以外のデバイスのアクセ
スに同期させてもよい。

【００３６】また、上記実施例では説明していないが、
ＲＡＭ２４の受信バッファ領域のアドスレを示すアドレ
スカウンタ３２はエンドアドレスに達するとスタートア
ドレスに戻るリングバッファ構成になっていることが望
ましい。

【００３７】（実施例２）図６は、本発明の記録装置に
おける制御系の他の例を示すブロック図である。

【００３８】本例の制御系は、実施例１において行なっ
たＤＭＡによる受信データ転送に加え、ＲＡＭ２３内の
プリントバッファから入出力ポート２５への記録データ
転送をＭＰＵバスを解放したＤＭＡで行ない、かつ本Ｄ
ＭＡ転送中に、受信データ転送が一定時間発生しなかっ
た、つまりＲＯＭ２４リードが一定時間発生しなかった
ことによるＭＰＵバスを解放したＤＭＡ要求が発生した
場合、記録データ転送を一時中断して、受信データ転送
を行なう構成である。

【００３９】本実施例では実施例１のブロック図に、更
にＲＡＭ２３内のプリントバッファのアドレスを示すア
ドレスカウンタ３３を設けたものである。そして、その
出力ＡＢ４をアドレスバスセレクタ３１に入力し、ＭＰ
Ｕバスを解放したＤＭＡ中に、ＳＥＬ信号によりＲＡＭ
２３内の受信バッファのアドレス又はプリントバッファ
のアドレスを選択的にＲＡＭ２３のアドレスバスＡＢ２
に出力可能とした。

【００４０】ＤＭＡ制御回路２７ｂの主要回路図例を図
８に示す。同図において、受信データ転送ＤＭＡ要求信
号１１１（フリップフロップ４２のＱ^*出力信号ＲＢＲ
とＭＰＵバス使用中“Ｈ”レベルとなる信号１１０の負
論理アンド４５出力信号）と、ヘッド転送ＤＭＡ要求信
号ＨＢＲの負論理オア回路４６の出力信号ＢＲをＭＰＵ
へのバス解放要求とすることにより、受信データ転送及
びヘッドデータ転送両ＤＡＭを可能としている。

【００４１】次に、上記ＤＭＡ制御回路２７ｂの動作を
説明した図７のタイミングチャートをもとに本実施例を
説明する。なお、本実施例では記録ヘッド１は６４ノズ
ル構成とし、１回のヘッド転送ＤＭＡ要求で１６ビット
単位で４回転送する構成とする。

【００４２】図７において、通常は左側に示すようにホ
スト装置から受信したデータの受信バッファ（ＲＡＭ）
へのデータ転送要求Ｒ１が発生した時、ＭＰＵのＲＯＭ
リードに同期して、アドレスカウンタ３２の出力ＡＢ１
の示すアドレスのＲＡＭにデータを転送する。転送後、
アドレスカウンタ３２は＋１される。ＲＡＭ２３内の受
信バッファの内容を解析し、これから記録を行なう行の
ＲＡＭ２３内のプリントバッファが完成したら、キャリ
ッジモータ５を駆動する。記録ヘッド１が記録位置に到
達したら、ヘッド転送ＤＭＡ要求ＨＢＲを出力し、ＭＰ
ＵへのＤＭＡ要求信号ＢＲを“Ｌ”レベルにして、ＭＰ
Ｕバスを解放する。ＭＰＵバスが解放されたら、アドレ
スバスセレクタの出力をＡＢ４に切換えて、アドレスカ
ウンタ３３出力のＡＢ４が示すＲＡＭ２３のアドレスか
ら、記録ヘッド１の記録データをラッチする入出力ポー
ト２５へ、記録データをＤＭＡ転送する。記録データ転
送は１回のＤＭＡで１６ビット単位で４回転送される
が、１回の転送後、アドレスカウンタ３３は＋２され
る。

【００４３】通常は、ＨＴ１〜ＨＴ４のヘッドデータ転
送は連続して行なわれるが、図７の右側のようにヘッド
転送ＤＭＡ中に受信データ転送ＤＭＡ要求ＲＢＲが発生
すると、つまり、受信データ転送要求Ｒ１が発生してか
ら規定時間内にＲＯＭ２４リードによる受信データ転送
が発生しなかった時、ＤＭＡ制御回路２７ｂは、１６ビ
ット単位のヘッドデータ転送終了後（図７ではＨＴ３終
了後）、アドレスバスセレクタ３１をアドレスカウンタ
３２の出力ＡＢ１側に切換える。これにより、記録デー
タ受信部２２からアドレスカウンタ３２の出力ＡＢ１の
示すアドレスのＲＡＭ２３へ、受信データをＤＭＡ転送
する（図７ではＲＴ２）。受信データ転送終了後、アド
レスカウンタ３２は＋１されると同時に、再びアドレス
バスセレクタ３１をアドレスカウンタ３３の出力ＡＢ４
側に切換えて、残りのヘッドデータ転送ＤＭＡ（ＨＴ
４）を行なう。

【００４４】上記構成により、ＭＰＵバスを開放したヘ
ッドデータ転送ＤＭＡ中でも、受信データ転送ＤＭＡ要
求が発生した時、ヘッドデータ転送ＤＭＡを一時中断し
て、受信データ転送ＤＭＡを起動することが可能とな
り、受信データ転送要求が発生してから規定時間内に確
実に受信データ転送が可能となった。本実施例では、ホ
スト装置とのインターフェースが、ボーレートで規定さ
れる時間内に確実に受信データ転送を行なわないと受信
データの取りこぼしが発生するような、ＲＳ−２３２Ｃ
等シリアルインターフェースに、特に有効である。

【００４５】なお、上記実施例ではヘッド転送ＤＭＡを
例に説明したが、ヘッド転送ＤＭＡに限定されるもので
はなく、一度のＤＭＡでＭＰＵバスを止める時間が長い
程効果がある。

【００４６】以上説明したように、上記各実施例によれ
ばＭＰＵが受信バッファであるＲＡＭ以外の素子のアク
セスに同期してホスト装置から受信した１バイトデータ
を記憶するラッチから前記ＲＡＭへ受信データ転送する
記録装置において、前記受信データ転送要求が発生して
から一定時間内にＭＰＵがＲＡＭ以外の素子のアクセス
を行なわない時、強制的にＭＰＵバスを開放してＤＭＡ
転送する構成を採用したことにより、 （１）ＭＰＵの命令実行にかかわらず、確実に所定時間
間隔内でデータ受信が行なえることにより、高解像度で
かつ高速記録可能な記録装置を安価に提供できる。 （２）ホスト装置とのインターフェースがシリアル方式
の時には転送速度（ボーレート）を高くすることが可能
となる。 （３）ＭＰＵが外部エリアを長時間アクセスしない高効
率命令を多用しても、ホスト装置からのデータ受信速度
が落ちない。 （４）通常は、ＲＡＭ以外の素子のアクセスに同期して
受信データ転送が行なわれるため、ＭＰＵのバスはほと
んど止まらず、ＭＰＵの処理能力を最大限に利用するこ
とが可能となる。 という効果がある。

【００４７】（その他）なお、本発明は、特にインクジ
ェット記録方式の中でも、インク吐出を行なわせるため
に利用されるエネルギとして熱エネルギを発生する手段
（例えば電気熱変換体やレーザ光等）を備え、前記熱エ
ネルギによりインクの状態変化を生起させる方式の記録
ヘッド、記録装置において優れた効果をもたらすもので
ある。かかる方式によれば記録の高密度化，高精細化が
達成できるからである。

【００４８】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書，同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式は所謂オンデマンド型，
コンティニュアス型のいずれにも適用可能であるが、特
に、オンデマンド型の場合には、液体（インク）が保持
されているシートや液路に対応して配置されている電気
熱変換体に、記録情報に対応していて各沸騰を越える急
速な温度上昇を与える少なくとも１つの駆動信号を印加
することによって、電気熱変換体に熱エネルギを発生せ
しめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結
果的にこの駆動信号に一対一で対応した液体（インク）
内の気泡を形成できるので有効である。この気泡の成
長，収縮により吐出用開口を液体（インク）を吐出させ
て、少なくとも１つの滴を形成する。この駆動信号をパ
ルス形状とすると、即時適切に気泡の成長収縮が行われ
るので、特に応答性に優れた液体（インク）の吐出が達
成でき、より好ましい。このパルス形状の駆動信号とし
ては、米国特許第４４６３３５９号明細書，同第４３４
５２６２号明細書に記載されているようなものが適して
いる。なお、上記熱作用面の温度上昇率に関する発明の
米国特許第４３１３１２４号明細書に記載されている条
件を採用すると、さらに優れた記録を行うことができ
る。

【００４９】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口，液路，電気熱変換体
の組合せ構成（直線状液流路または直角液流路）の他に
熱作用部が屈曲する領域に配置されている構成を開示す
る米国特許第４５５８３３３号明細書，米国特許第４４
５９６００号明細書を用いた構成も本発明に含まれるも
のである。加えて、複数の電気熱変換体に対して、共通
するスリットを電気熱変換体の吐出部とする構成を開示
する特開昭５９−１２３６７０号公報や熱エネルギの圧
力波を吸収する開孔を吐出部に対応させる構成を開示す
る特開昭５９−１３８４６１号公報に基いた構成として
も本発明の効果は有効である。すなわち、記録ヘッドの
形態がどのようなものであっても、本発明によれば記録
を確実に効率よく行うことができるようになるからであ
る。

【００５０】さらに加えて、本発明インクジェット記録
装置の形態としては、コンピュータ等の情報処理機器の
画像出力端末として用いられるものの他、リーダ等と組
合せた複写装置、さらには送受信機能を有するファクシ
ミリ装置の形態を採るもの等であっても良い。

【００５１】

【発明の効果】上述のとおり本発明によれば、ＭＰＵが
メモリ以外の素子をアクセスするのに同期して受信デー
タを上記メモリに転送するので高速に転送が可能とな
り、また受信データ転送要求が発生してから一定時間内
に必ずＤＭＡ転送が行なわれるので受信データの取りこ
ぼしを防止することができる。

【図面の簡単な説明】

【図１】本発明を実施した記録装置における制御系の一
例を示すブロック図である。

【図２】本発明の記録装置の動作を示すタイミングチャ
ート図である。

【図３】本発明の記録装置におけるＤＭＡ制御部の主要
部の回路例である。

【図４】本発明の記録装置に動作の一例を示すフローチ
ャート図である。

【図５】本発明の記録装置の一実施例を示す斜視図であ
る。

【図６】本発明の記録装置における制御系の他の例を示
すブロック図である。

【図７】本発明の記録装置の動作の他の例を示すタイミ
ングチャート図である。

【図８】本発明の記録装置におけるＤＭＡ制御部の主要
部の他の回路例である。

【図９】従来の記録装置の制御系のブロック図である。

【図１０】従来の記録装置の動作を示すタイミングチャ
ート図である。

【符号の説明】

１ 記録ヘッド ２ キャリッジ ５ キャリッジモータ ２１ ＭＰＵ ２２ 記録データ受信部 ２３ ＲＡＭ ２４ ＲＯＭ ２５ 入出力ポート ２７ａ データ転送制御回路 ２７ｂ ＤＭＡ制御回路 ３２ アドレスカウンタ ３３ アドレスカウンタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/28 310 G06F 13/36 310

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ラッチを介して受信したデータを格納す
   るメモリに接続したアドレスバス及びデータバスを、Ｍ
   ＰＵに接続したアドレスバス及びデータバスから分離す
   る分離手段と、受信して前記ラッチに格納された前記データを前記メモ
   リへ転送する データ転送要求が発生したとき、前記ＭＰ
   Ｕによる前記メモリ以外の素子のアクセスに同期して、
   前記分離手段により前記メモリのアドレスバス及びデー
   タバスを前記ＭＰＵから分離し、前記ラッチに格納した
   前記データを前記メモリへ転送する転送制御手段と、 前記データ転送要求が発生してからの経過時間が一定時
   間になるまでの間に前記ＭＰＵが前記メモリ以外の素子
   のアクセスを行なわない場合、前記ＭＰＵに対して前記
   アドレスバス及び前記データバスの解放を要求する要求
   信号を出力するとともに、前記要求信号を受けて前記Ｍ
   ＰＵに接続した前記アドレスバス及び前記データバスを
   解放した後に前記分離手段により前記メモリのアドレス
   バス及びデータバスを前記ＭＰＵから分離し、前記デー
   タを前記ラッチから前記メモリへ転送するＤＭＡ制御手
   段とを具備することを特徴とするデータ処理装置。
2. 【請求項２】 前記ＭＰＵは、前記メモリに格納された
   受信データを記録ヘッドに供給すべき記録データに変換
   して前記メモリに格納することを特徴とする請求項１記
   載のデータ処理装置。
3. 【請求項３】 前記ＤＭＡ制御手段は、前記ＭＰＵに接
   続したアドレスバス及びデータバスを解放して、前記記
   録データを前記メモリから前記記録ヘッドに転送するこ
   とを特徴とする請求項２記載のデータ処理装置。
4. 【請求項４】 前記記録ヘッドは熱エネルギーを用いて
   インクを吐出することを特徴とする請求項２記載のデー
   タ処理装置。