KR930015432A - 중재자 - Google Patents
중재자 Download PDFInfo
- Publication number
- KR930015432A KR930015432A KR1019920022962A KR920022962A KR930015432A KR 930015432 A KR930015432 A KR 930015432A KR 1019920022962 A KR1019920022962 A KR 1019920022962A KR 920022962 A KR920022962 A KR 920022962A KR 930015432 A KR930015432 A KR 930015432A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- section
- priority
- control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Facsimiles In General (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
중개자는 입력에서 입력 신호중 어느 신호가 모든 다른 신호보다 우선순위를 획득했는지를 나타내는 우선순위 신호를 출력에 제공한다. 상기 중재자는 우선순위 신호를 결정하기 위해 입력 및 출력간에 신호처리 경로를 구비한다. 상기 중재자는 상기 우선순위 대상들중에서 (드물게)대립을 검출하기 위하여 신호 경로에 연결된 제어 수단을 더 구비한다. 대립을 검출함에 따라, 상기 제어 수단은 신호 경로를 변경하는 제어 신호를 발생한다. 상기 중재자의 이 대립-해결 부분이 신호 경로 외부에 위치된다. 따라서, 경로에 있어서 신호 전파 지연은 입력 신호의 수와 무관하게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 공지된 중재자의 구성적 예를 나타내는 도,
제2도는 본 발명에 따른 중재자의 제1구성적 예를 나타내는 도,
제3도는 본 발명에 따른 중재자의 제2구성적 예를 나타내는 도.
Claims (7)
- 중재자 입력에 수신된 다수의 입력 신호중 특정 신호에 관련하는, 입력 신호중에서 다른 모든 신호보다 우선 순위를 획득하는 절대 우선순위 신호를 중재자 출력에 제공하는 중재자에 있어서, 입력 신호를 기초하여 절대 우선순위 입력을 결정하기 위하여 중재자 입력과 중재자 출력 사이에 있는 신호처리 경로, 및 우선순위 대립을 검출하여 그 우선순위 대립을 해결하기 위해 신호 경로를 변경하는, 신호 경로에 연결된 제어 수단을 구비하는 중재자.
- 제1항에 있어서, 상기 신호 경로가; 입력 신호를 수신하고, 각 서브셋의 입력 신호보다 우선순위를 획득하는 입력 신호의 각 서브셋내에 각각의 열거된 입력 신호를 나타내는 각 상대 우선순위 신호를 제공하기 위하여 중재자 입력에 연결된 입력 섹션과, 상대 우선순위 신호에 따라 절대 우선순위 신호를 제공하는, 입력 섹션 및 중재자 출력간에 연결된 출력 섹션을 구비하며, 상기 제어 수단이: 대립을 나타내는 상대 우선순위 신호를 수신하자마자 제어 신호를 발생하기 위해, 입력 섹션과 출력 섹션에 연결된 입력을 가지며, 상기 제어 신호를 통하여 입력 섹션을 제어하기 위해 입력 섹션을 연결된 출력을 가지는 대립-해결 섹션을 구비하는 중재자.
- 제2항에 있어서, 상기 대립-해결 섹션이 상기 제어 신호를 발생하는 제어 섹션, 및 상기 입력신호를 제어 신호의 제어에 따라 입력 섹션으로 전송하는 전송 섹션을 구비하는 중재자.
- 제3항에 있어서, 상기 제어 섹션이 논리 게이트의 조합 장치를 포함하는 중재자.
- 제3항에 있어서, 상기 입력 섹션 및 상기 제어 섹션이 함께 기능적으로, 제어 신호를 발생하기 위하여 또다른 중재자를 포함하는 중재자.
- 제3항이 있어서, 상기 입력 섹션이 상호 배제 요소를 구비하고, 각 상호 배제 요소는 각 쌍의 입력 신호중 어느 신호가 다른 입력 신호보다 우선순위를 획득했는지를 나타내는 각각의 상대 우선순위 신호를 나타내며, 상기 출력 섹션은 조합 논리 게이트를 구비하고, 각 조합 게이트는 공통으로 각 입력 신호를 가지는 입력 신호의 배열된 쌍들과 관련하는 상대 우선순위 신호를 수신하며, 상기 전송 섹션이 제어 섹션으로부터 각 인에이블 신호를 수신하자마자 특정 상호 배제 요소로 각 입력 신호를 전송하기 위해 전송 논리 게이트를 구비하며, 상기 입력 섹션 및 상기 제어 섹션이 함께 또다른 중재자를 포함하는 중재자.
- 제6항에 있어서, 상기 조합 논리 게이트가 상기 제어 섹션의 기능적 부분인 중재자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80425491A | 1991-12-04 | 1991-12-04 | |
US804,254 | 1991-12-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015432A true KR930015432A (ko) | 1993-07-24 |
KR100263002B1 KR100263002B1 (ko) | 2000-08-01 |
Family
ID=25188543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920022962A KR100263002B1 (ko) | 1991-12-04 | 1992-12-01 | 중재자 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5546544A (ko) |
EP (1) | EP0552507B1 (ko) |
JP (1) | JPH05274246A (ko) |
KR (1) | KR100263002B1 (ko) |
DE (1) | DE69224427T2 (ko) |
TW (1) | TW210416B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188249B1 (en) * | 1998-06-30 | 2001-02-13 | Sun Microsystems, Inc. | Asymmetric arbiter with fast signal path |
US6347351B1 (en) * | 1999-11-03 | 2002-02-12 | Intel Corporation | Method and apparatus for supporting multi-clock propagation in a computer system having a point to point half duplex interconnect |
US6842813B1 (en) | 2000-06-12 | 2005-01-11 | Intel Corporation | Method and apparatus for single wire signaling of request types in a computer system having a point to point half duplex interconnect |
DE60024421T2 (de) * | 2000-06-16 | 2006-08-03 | Stmicroelectronics S.R.L., Agrate Brianza | Arbitrierungsverfahren mit variablen Prioritäten, zum Beispiel für Verbindungsbusse, und entsprechendes System |
US6877052B1 (en) | 2000-09-29 | 2005-04-05 | Intel Corporation | System and method for improved half-duplex bus performance |
FR2888349A1 (fr) * | 2005-07-06 | 2007-01-12 | St Microelectronics Sa | Adaptation de debit binaire dans un flot de traitement de donnees |
KR100674994B1 (ko) * | 2005-09-10 | 2007-01-29 | 삼성전자주식회사 | 메모리 장치의 입력 버퍼와 메모리 제어장치 및 이를이용한 메모리 시스템 |
US20100097131A1 (en) * | 2007-09-03 | 2010-04-22 | John Bainbridge | Hardening of self-timed circuits against glitches |
US8892801B2 (en) * | 2012-05-23 | 2014-11-18 | Arm Limited | Arbitration circuity and method for arbitrating between a plurality of requests for access to a shared resource |
CN107315703B (zh) * | 2017-05-17 | 2020-08-25 | 天津大学 | 双优先级控制型公平仲裁器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4016539A (en) * | 1973-09-12 | 1977-04-05 | Nippon Electric Company, Ltd. | Asynchronous arbiter |
US4035780A (en) * | 1976-05-21 | 1977-07-12 | Honeywell Information Systems, Inc. | Priority interrupt logic circuits |
US4251879A (en) * | 1979-05-02 | 1981-02-17 | Burroughs Corporation | Speed independent arbiter switch for digital communication networks |
US4449183A (en) * | 1979-07-09 | 1984-05-15 | Digital Equipment Corporation | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems |
NL7907179A (nl) * | 1979-09-27 | 1981-03-31 | Philips Nv | Signaalprocessorinrichting met voorwaardelijke- -interrupteenheid en multiprocessorsysteem met deze signaalprocessorinrichtingen. |
US4402040A (en) * | 1980-09-24 | 1983-08-30 | Raytheon Company | Distributed bus arbitration method and apparatus |
FR2494010B1 (fr) * | 1980-11-07 | 1986-09-19 | Thomson Csf Mat Tel | Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur |
IT1193650B (it) * | 1983-01-31 | 1988-07-21 | Honeywell Inf Systems | Apparato di interruzione ad affidabilita' accresciuta |
US4835672A (en) * | 1984-04-02 | 1989-05-30 | Unisys Corporation | Access lock apparatus for use with a high performance storage unit of a digital data processing system |
US4612542A (en) * | 1984-12-20 | 1986-09-16 | Honeywell Inc. | Apparatus for arbitrating between a plurality of requestor elements |
US4881195A (en) * | 1986-11-26 | 1989-11-14 | Rockwell International Corp. | Multi-requester arbitration circuit |
IT1199745B (it) * | 1986-12-12 | 1988-12-30 | Honeywell Inf Systems | Circuito arbitratore di accesso |
US4837682A (en) * | 1987-04-07 | 1989-06-06 | Glen Culler & Associates | Bus arbitration system and method |
JPH073940B2 (ja) * | 1987-11-19 | 1995-01-18 | 三菱電機株式会社 | アービタ回路 |
US4933901A (en) * | 1988-01-11 | 1990-06-12 | Texas Instruments Incorporated | Method for assigning priority to read and write requests received closely in time |
US4841178A (en) * | 1988-02-23 | 1989-06-20 | Northern Telecom Limited | Asynchronous processor arbitration circuit |
US4835422A (en) * | 1988-03-14 | 1989-05-30 | North American Philips Corporation | Arbiter circuits with metastable free outputs |
GB2215874A (en) * | 1988-03-23 | 1989-09-27 | Benchmark Technologies | Arbitration system |
US4872004A (en) * | 1988-05-02 | 1989-10-03 | Sun Electric Corporation | Plural source arbitration system |
US5218703A (en) * | 1988-07-07 | 1993-06-08 | Siemens Aktiengesellschaft | Circuit configuration and method for priority selection of interrupts for a microprocessor |
JP2635750B2 (ja) * | 1989-01-25 | 1997-07-30 | 株式会社東芝 | 優先順位判定装置 |
DE3917730A1 (de) * | 1989-05-31 | 1990-12-06 | Teldix Gmbh | Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen |
US5274822A (en) * | 1990-07-02 | 1993-12-28 | Ncr Corporation | Fast centralized arbitrator |
-
1992
- 1992-11-27 EP EP92203663A patent/EP0552507B1/en not_active Expired - Lifetime
- 1992-11-27 DE DE69224427T patent/DE69224427T2/de not_active Expired - Fee Related
- 1992-12-01 KR KR1019920022962A patent/KR100263002B1/ko not_active IP Right Cessation
- 1992-12-03 JP JP4324250A patent/JPH05274246A/ja active Pending
-
1993
- 1993-02-01 TW TW082100627A patent/TW210416B/zh active
-
1994
- 1994-11-21 US US08/342,685 patent/US5546544A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5546544A (en) | 1996-08-13 |
TW210416B (ko) | 1993-08-01 |
EP0552507B1 (en) | 1998-02-11 |
KR100263002B1 (ko) | 2000-08-01 |
DE69224427T2 (de) | 1998-08-13 |
DE69224427D1 (de) | 1998-03-19 |
JPH05274246A (ja) | 1993-10-22 |
EP0552507A1 (en) | 1993-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930015432A (ko) | 중재자 | |
KR830008574A (ko) | 동기화 회로(synchronizing circuiu) | |
KR910700441A (ko) | 섬유광학 레이다 유도 미사일 시스템 | |
KR880009382A (ko) | 반도체 집적회로장치 | |
JPH0614609B2 (ja) | 論理ゲ−ト・アレイ | |
SE9303338D0 (sv) | En signalmottagande och en signalsändande enhet | |
KR970055599A (ko) | 전송 데이타 정형 장치 | |
KR910006855A (ko) | 인터럽트 제어회로 | |
SU943694A1 (ru) | Устройство дл сопр жени | |
GB2171544A (en) | Switch reading circuit | |
KR960038988A (ko) | 반도체메모리소자의 어드레스버퍼 | |
SU1091162A2 (ru) | Блок приоритета | |
SU902294A1 (ru) | Устройство дл формировани квазитроичной последовательности | |
SU991612A1 (ru) | Пороговый логический элемент | |
KR970053848A (ko) | 로딩 보상회로를 갖는 반도체장치 | |
KR200164677Y1 (ko) | 입출력기의 구동회로 | |
KR950024065A (ko) | 파이프라인(pipeline) 레지스터 | |
KR960002041A (ko) | 프로세서간 통신방식 | |
KR940007700A (ko) | 마우스 및 키보드의 호환장치 | |
KR910015931A (ko) | 메모리공유 다중프로세서 시스템 | |
KR960039727A (ko) | 전송장비에서의 유지보수 데이타 전송장치 | |
KR940007695A (ko) | 기준클록을 이용한 다수의 중앙처리장치 통신방법 | |
KR960016182A (ko) | 고유번호를 부여한 원격 송수신 장치 | |
KR910010933A (ko) | Pcm 데이타 전송을 위한 지연시간 보상 및 라인 드라이브 장치 | |
KR940017615A (ko) | 음성정보시스템 파일 공유 장치의 파일전송 중계회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030502 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |