DE3917730A1 - Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen - Google Patents

Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen

Info

Publication number
DE3917730A1
DE3917730A1 DE19893917730 DE3917730A DE3917730A1 DE 3917730 A1 DE3917730 A1 DE 3917730A1 DE 19893917730 DE19893917730 DE 19893917730 DE 3917730 A DE3917730 A DE 3917730A DE 3917730 A1 DE3917730 A1 DE 3917730A1
Authority
DE
Germany
Prior art keywords
logic
signals
stage
synchronising
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893917730
Other languages
English (en)
Inventor
Michael Dipl Ing Feigenbutz
Michael Dipl Ing Faulhaber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockwell Collins Deutschland GmbH
Original Assignee
Teldix GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teldix GmbH filed Critical Teldix GmbH
Priority to DE19893917730 priority Critical patent/DE3917730A1/de
Publication of DE3917730A1 publication Critical patent/DE3917730A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

Problem
Die Synchronisierung und Priorisierung mehrerer zeitlich asynchroner Signale auf einen Bezugstakt ist bei der Anwendung herkömmlicher Schaltungsverfahren mit beträchtlichem Aufwand verbunden. Die Besei­ tigung metastabiler Zustände bedingt außerdem hohe Signallaufzeiten.
Zielsetzung
Minimierung der Durchlaufzeit und des Schaltungsaufwands.
Beschreibung
Die Erfindung bezieht sich auf eine Schaltungsanordnung bestehend aus einer Prioritätslogik P, einer Synchronisationslogik S, einer Detektions­ logik D und einer Freigabelogik F (Bild 1).
Die Eingangssignale werden mit e 1, . . ., e n , die zum Bezugstakt clk ein­ synchronisierten Ausgangssignale mit a₁, . . ., a n bezeichnet.
Prioritätslogik P
Die Prioritätslogik P besteht aus einem rein kombinatorischen Schaltnetz. Sie verarbeitet die asynchronen Eingangssignale (e 1, . . ., e n ) nach folgender Prioritätsregel:
  • 1.) Es wird eine zeitliche Priorisierung vorgenommen, d. h. das erste aktive Eingangssignal e x wird durchgeschaltet.
  • 2.) Sind mehrere Eingangssignale e 1, . . ., e n gleichzeitig aktiv, wird ein Signal p x nach einer festverdrahteten Prioritäts­ abstufung ausgewählt.
  • 3.) Das ausgewählte Signal p x kann durch die Aktivierung weiterer Eingangssignale e 1, . . ., e n nicht unterbrochen wer­ den. Eine erneute Priorisierung erfolgt erst dann, wenn das zur p x gehörige Eingangssignal e x deaktiviert wird.
Jedem Eingangssignal e 1, . . ., e n ist ein Ausgangssignal p 1, . . ., p n zugeordnet. Wenn ein oder mehrere Signale am Eingang aktiv sind, wird im Idealfall nur ein Ausgangssignal (das jeweils höchst prio­ risierte) nach der Laufzeit t Pa aktiv. Tatsächlich können aufgrund von Hazards mehrere Ausgangssignale kurzzeitig mit "Spikes" (Be­ ruhigungszeit t Pb ) behaftet sein, bis sich der endgültige Zustand einstellt. Das gültige Ausgangssignal ist noch nicht auf den Be­ zugstakt clk einsynchronisiert.
Detektionslogik D
Die Detektionslogik D stellt eine logische Oder-Verknüpfung der Eingangssignale e 1, . . ., e n dar. Das Ausgangssignal d der Detektionslogik beinhaltet die Information, ob ein oder mehrere Eingangssignale e 1, . . ., e n aktiv sind. Die Signallaufzeit der Detektionslogik D wird mit t D bezeichnet.
Synchronisationslogik S
Die Synchronisationslogik S besteht aus zwei hintereinanderge­ schalteten Flip-Flops, durch die das Detektionssignal d mit dem Bezugstakt clk durchgetaktet wird. Da die Eingangssignale e 1, . . ., e n und damit auch das Detektionssignal d zeitlich asynchron zum Bezugstakt clk an der Synchronisationslogik ansteht, können am Ausgang des ersten Flip-Flops metastabile Zustände auftreten. Das Ausgangssignal des ersten Flip-Flops wird eine Taktperiode später (mit der nächsten Flanke des Bezugstakts clk) durch das zweite Flip-Flop an den Ausgang der Synchronisationslogik durchgeschaltet. Dadurch wird die Einhaltung der "Setup-Time" des zweiten Flip-Flops gewährleistet. Am Ausgangssignal s der Synchronisationslogik S treten damit keine metastabilen Zustände mehr auf. Die Zeit zwischen Aktivierung des Eingangssignals d und des Ausgangssignals s wird mit t s bezeichnet.
Die Synchronisationslogik wird mit dem Signal r zurückgesetzt, wodurch die Priorisierung der jetzt aktuellen Eingangssignale er­ möglicht wird. Das Signal r muß vor der Deaktivierung des mo­ mentan höchstpriorisierten Eingangssignals e x erzeugt werden und muß mindestens bis zu diesem Zeitpunkt anliegen.
Freigabelogik F
Die Freigabelogik F schaltet das jeweils aktive Eingangssignal p x (p x = p 1 v p2 v . . . v p n ) auf den entsprechenden Ausgang a x (a x = a 1 v a 2 v . . . v a n ) synchron zum Bezugstakt clk. Die hier­ für benötigte Signallaufzeit wird mit t F bezeichnet.
Anwendungsbeispiel
Die oben beschriebene Schaltungsanordnung eignet sich hervorragend als Arbitrationslogik für den Zugriff auf globale Ressourcen in Multiprozes­ sor-Systemen (Bild 2). Dabei repräsentieren die Eingangssignale e 1, . . ., e n die Anforderungssignale verschiedener zeitlich asynchron arbeitender Rechner. Die Ausgangssignale a 1, . . ., a n steuern die Ports für den Zugriff auf die globalen Ressourcen. Das Signal r wird von der Quittungsleitung des jeweils zugreifenden Prozessors gesteuert. Der Priorisierungsmecha­ nismus ermöglicht ein quasi gleichzeitiges Zugreifen mehrerer Prozesso­ ren, sofern diese nach dem "Von-Neumann Prinzip" arbeiten.
- Bild 1 Entscheidungslogik
- Bild 2 Anwendungsbeispiel Multiprozessor-Systeme

Claims (1)

  1. Entscheidungslogik zur Priorisierung und Synchronisierung zeitlich asynchroner Signale, dadurch gekennzeichnet, daß sie aus einer Priorität P, einer Synchronisationslogik S, einer Detektions­ logik D und einer Freigabelogik F besteht.
DE19893917730 1989-05-31 1989-05-31 Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen Withdrawn DE3917730A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893917730 DE3917730A1 (de) 1989-05-31 1989-05-31 Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893917730 DE3917730A1 (de) 1989-05-31 1989-05-31 Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen

Publications (1)

Publication Number Publication Date
DE3917730A1 true DE3917730A1 (de) 1990-12-06

Family

ID=6381772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893917730 Withdrawn DE3917730A1 (de) 1989-05-31 1989-05-31 Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen

Country Status (1)

Country Link
DE (1) DE3917730A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0552507A1 (de) * 1991-12-04 1993-07-28 Koninklijke Philips Electronics N.V. Arbiter mit einem unter Prioritätskonfliktskontrolle veränderlichen direkten Signal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982001095A1 (en) * 1980-09-23 1982-04-01 Western Electric Co Processor interconnection system
WO1982002440A1 (en) * 1981-01-12 1982-07-22 Corp Harris Synchronous bus arbiter
EP0087266A2 (de) * 1982-02-19 1983-08-31 Honeywell Bull Inc. Prioritätsauflösungsschaltung
EP0130471A2 (de) * 1983-07-05 1985-01-09 International Business Machines Corporation Interface-Kontroller zur Kopplung mehrerer asynchroner Busse und Datenverarbeitungssystem mit einem solchen Kontroller
DE3334123C2 (de) * 1983-09-16 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982001095A1 (en) * 1980-09-23 1982-04-01 Western Electric Co Processor interconnection system
WO1982002440A1 (en) * 1981-01-12 1982-07-22 Corp Harris Synchronous bus arbiter
EP0087266A2 (de) * 1982-02-19 1983-08-31 Honeywell Bull Inc. Prioritätsauflösungsschaltung
EP0130471A2 (de) * 1983-07-05 1985-01-09 International Business Machines Corporation Interface-Kontroller zur Kopplung mehrerer asynchroner Busse und Datenverarbeitungssystem mit einem solchen Kontroller
DE3334123C2 (de) * 1983-09-16 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
- CA-Z: SIDDIQUE, Naseer *
- I-Z: GIANNI CONTE and DNATE DEL CORSO: Multi- Microprocessor System for Real-Time Applications. D.Reidel Publ. Comp., Dordrecht, Boston, Lancaster1985, S.135-143 *
DE-Buch: FÄRBER, Georg: Bussysteme. R.Oldenbourg Verlag München Wien 1984, S.55-58 *
DIKE, Charles: Metastable-free arbitrator coordinates processors. In: Electronic Design, April 14, 1988, S.107-112 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0552507A1 (de) * 1991-12-04 1993-07-28 Koninklijke Philips Electronics N.V. Arbiter mit einem unter Prioritätskonfliktskontrolle veränderlichen direkten Signal

Similar Documents

Publication Publication Date Title
DE19580707C2 (de) PCI-ZU-ISA-Interrupt-Protokoll-Konverter und -Auswahlmechanismus
DE69120586T2 (de) Rechnersystem mit synchronem Bus
DE69428634T2 (de) Hardware-Anordnung und Verfahren zur Ausdehnung der Datenverarbeitungszeit in den Fliessbandstufen eines Mikrorechnersystems
DE68915701T2 (de) Multiprozessorsystem mit verteilten gemeinsamen Betriebsmitteln und mit Verklemmungsverhinderung.
DE60002571T2 (de) Elastische schnittstelleanornung und verfahren dafür
DE68917317T2 (de) Befehlsausgabesteuerung mit vorausschau für einen rechner.
DE60301702T2 (de) Fehlertolerantes Computersystem, Verfahren zur Resynchronisation desselben und Programm zur Resynchronisation desselben
DE3300260C2 (de)
DE69325859T2 (de) Zum Sender synchronisierter Bus ohne metastabilen Zustand
DE69116493T2 (de) Schaltung und Verfahren zur Bestimmung der Länge des Zeitintervalls zwischen zwei Signalen
DE69022709T2 (de) Synchronisationsbefehl für Mehrprozessornetz.
DE2856483A1 (de) Verbindungseinheit fuer datenverarbeitungssysteme
DE69021790T2 (de) Mehrstufiges Netz mit verteilter Steuerung.
DE3732798A1 (de) Datenverarbeitungssystem mit ueberlappendem zugriff auf einen globalen speicher durch eine quelle mit hoher prioritaet
WO2004066526A2 (de) Asynchrone hüllschaltung für eine global asynchrone, lokal synchrone (gals) schaltung
DE3049774C2 (de)
DE69837431T2 (de) Verfahren zur verfügungsstellung von zeitsynchronisierung in einem netzwerk
DE69908717T2 (de) Pseudolockstep-Datenverarbeitungssystem
DE2855673A1 (de) Anordnung zur handhabung des direkten zugriffs auf den speicher einer datenverarbeitungsanlage
DE19781845C2 (de) Verfahren und Einrichtung zum Unterstützen zweier substraktiv dekodierender Teilnehmer an demselben Bus in einem Computersystem
DE60015720T2 (de) Verfahren und Anordnung zum Arbitrieren des Zugriffes eines Zeitmutiplex-verteilten Speichers von mehreren Prozessoren in einem Echtzeitsystem
DE69432693T2 (de) Schnitstelle zwischen unsynchronisierten Geräten
DE3917730A1 (de) Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen
DE69129739T2 (de) Speicherschaltung
DE10056152B4 (de) Verfahren zur Durchführung von Busarbitration zwischen Steuerchips eines Chipsatzes mit preemptiver Fähigkeit

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8141 Disposal/no request for examination