SU943694A1 - Устройство дл сопр жени - Google Patents

Устройство дл сопр жени Download PDF

Info

Publication number
SU943694A1
SU943694A1 SU803213282A SU3213282A SU943694A1 SU 943694 A1 SU943694 A1 SU 943694A1 SU 803213282 A SU803213282 A SU 803213282A SU 3213282 A SU3213282 A SU 3213282A SU 943694 A1 SU943694 A1 SU 943694A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
information
output
inputs
signal
Prior art date
Application number
SU803213282A
Other languages
English (en)
Inventor
Алексей Иванович Мишин
Original Assignee
Институт математики СО АН СССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт математики СО АН СССР filed Critical Институт математики СО АН СССР
Priority to SU803213282A priority Critical patent/SU943694A1/ru
Application granted granted Critical
Publication of SU943694A1 publication Critical patent/SU943694A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

Устройство относится к вычислительной технике и может быть использовано в устройствах для обмена между вычислительными машинами.
Известно устройство для сопряжения, содержащее элементы И, ИЛИ, формирователи импульсов, триггер и регистр и выполняющее функции сопряжения ЦВМ с внешними устройствами, например, с другими ЦВМ tl].
Недостатком такого устройства является низкое быстродействие, обусловленное тем, что установка триггера в нулевое состояние осуществляется посредством формирователя, длительность импульса которого должна выбираться, исходя из худших сочетаний параметров элементов и паразитных задержек.
Наиболее близким по технической сущности к изобретению является устройство для сопряжения, содержащее элементы задержки, два элемента запрета, элементы ИЛИ, элементы И, формирователи импульсов, два триггера, единичными входами подключенных соответственно к выходам первого и второго элементов запрета и управляющим входам первого и вто5 рого регистров, выходы и информационные входы которых являются соответственно первыми и вторыми информационными выходами и входами устройства, а вторые информационные и управляющий входы соединены соответственно с первым информационным выходом и входом управления приемом устройства, первые входы первого и 15 второго элементов И подключены ко входу задания режима устройства, первые входы первого и второго элемента ИЛИ соединены соответственно с гервым и вторым управляющими входами 20 устройства,а вторые входы - соответственно с выходами первого и вто'рого элементов И, входы первого элемента запрета и третьего элемента И/М подключены соответственно к тре·' тьему, четвертому и пятому управляющим входам устройства, единичные выходы триггеров являются соответствующими индикаторными выходами устройства [2].
Недостатком этого устройства является низкое быстродействие, обусловленное тем, что ограничения на длительность импульса установки триггера э нулевое состояние должны вы- ю полняться для худших сочетаний параметров элементов и паразитных задержек, кроме того, при работе в режиме ретрансляции информации два регистра устройства выполняют функции одного регистра. Это снижает эффективность использования регистров при использовании устройства, например, в качестве асинхронного запоминающего устройства.
Целью изобретения является повышение быстродействия устройства.
Поставленная цель достигается тем, что в устройство, содержащее первый элемент запрета, соединенный выходом с управляющим входом первого регистра, информационный вход и выход которого являются соответственно первым информационным входом и первым информационным выходом устройства, второй элемент запрета, подключенный выходом к первому управляющему входу BToporci регистра, первый информационный вход, второй управляющий вход и выход которого являются соответственно вторым инфор- 35 мационным входом, входом управления приемом и вторым информационным выходом устройства, второй информационный вход второго регистра соединен с выходом первого регистра, пер- 40 вый и второй триггеры, единичные входы которых соединены соответственно с выходами первого и второго элементов запрета, подключенных информационными входами соответствен- 45 но к входу запроса приема устройства и выходу первого элемента ИЛИ, первый вход которого соединен с входом управления передачей устройства, единичный выход первого 50 триггера соединен с выходом разрешения приема устройства, единичный выход второго триггера соединен с выходом запроса передачи устройства, второй элемент ИЛИ, подключенный 55 первым входом к входу синхронизации приема устройства, третий элемент ИЛИ, первый и второй входы которого соединены соответственно с входами синхронизации передачи и входом раз решения передачи устройства, первый и второй элементы И,’ выходы которых соединены соответственно со вторыми входами первого и второго элементов ИЛИ, первые входы первого и второго элементов И подключены ко входу задания режима устройства, введены два элемента запрета и два элемента ИЛИ,причем информационные входы третьего и четвертого элементов запрета соединены соответственно с выходами второго и третьего элементов ИЛИ, входы запрета - соответственно с нулевыми выходами первого и второго триггеров, а выходы соответственно с нулевыми входами первого и второго триггеров, первые входы четвертого и пятого элементов ИЛИ соединены соответственно с единичными выходами первого и второго триггеров, выходы - соответственно с входами запрета первого и второго
25 элементов запрета, а вторые и третьи входы - соответственно со входами .второго и третьего элементов ИЛИ) вторые входы первого и второго элементов И соединены соответственно с единичными выходами первого и второго триггеров.
На чертеже представлена блок-схема устройства.
Устройство содержит элементы И. 1 и 2, второй 3, четвертый 4, первый 5, третий 6 и пятый 7 элементы ИЛИ, первый 8, третий % второй 10 и четвертый 11 элементы запрета, триггеры 12 и 13, регистры 14 и 15, вход 16 запроса приема, вход 17 синхронизации приема, вход 18 управления передачей, вход 19 синхронизации передачи, вход 20 разрешения приема, входы 21, 22 разрешения.приема, выходы 23, 24 запроса на передачу устройства, вход 25 задания режима устройства, вход 26 управления приемом устройства, информационные входы 27 и 28 устройства, информационные выходы 29 и 30 устройства, вычислительная машина (ВМ ) 31, соседние устройства 32 и 33 для сопряжения других ВМ системы.
Устройство работает следующим образом.
При передаче информации вычислительная машина ΛΒΜ) 31 является передающей. На вход 25 выдается сигнал 0, на вход 18 - сигнал 1, сигс выхода 23 поступает на устройства 33 и, если его 12 находится в нулевом состо это устройство выходит а по входу 26 устанавливается регистр 15 на прием информации с информационного входа 28. Перед началом работы триггеры 12 и 13 всех устройств устанавливаются в нулевое состояние сигналами по входам 17 и 19. На выходе элемента запрета 10 после подачи сигнала 1 на вход 18 устанавливается сигнал 1, под действием которого осуществляется запись информации в регистр 15 и переключение триггера 13 в единичное состояние. Сигнал 1 с выхода триггера 13 поступает на выходы 23 и 24, и ВМ 31 устанавливает сигнал О на входе 18. Кроме того, нал 1 вход 16 триггер тоянии, на прием информации. После записи информации в регистр 14 устройство 33 выдает на вход 20 сигнал 1, и элемент запрета 11 вырабатывает сиг. нал Т1, под действием которого триггер 13 переключается в нулевое состояние, и на выходе 24 устанавливается сигнал О для ВИ 31 о возможности передачи в регистр 15 очередного слова. По сигналу 0 на входе 24 ВМ выдает на вход 18 сигнал 1, а на вход 28 - очередное слово, которое записывается в регистр 15 тогда, когда на входе 20 устанавливается сигнал О.
При приеме информации, по сигналу 1 с выхода элемента запрета 8, появляющемуся при подаче на вход 16 сигнала 1, осуществляется прием информации в регистр 14 и переключе ние триггера 12 в единичное состояние, Сигнал 1 с выхода триггера 12 поступает на вход 22 и запускает ВМ 31 на прием информации по выходу 29 в регистр 14. Кроме того^ сигнал 1 с выхода 21 поступает на вход 20 и переключает триггер 13 соседнего устройства 32 в состояние О. Один из разрядов информационного слоя (управляющий разряд) служит для задания режима работы устройства. Если значение этого разряда равно 1, то устройство переключается на ретрансляцию информации.. Для этого на вход 25 подается сигнал 1, а на вход 19 “ сигнал 0. причем регистр 15 по входу 26 устанавливается на прием информации с выхода регистра 14. Если значение
943694 6 управляющего разряда равно О, то и на вход 25 выдается сигнал 0, а регистр 15 устанавливается на прием информации по входу 28.
Пусть значение управляющего разряда равно 0» Тогда после переключения триггера 12 в состояние 1 и приема информации в регистр 14 осуществляется запись содержимого регистра 14 в ВМ 31, которая после приема информации выдает сигнал 1 на вход 17, под действием которого триггер 12 переключается в состояние О. По сигналу 0 на входе 22 ВМ 31 устанавливает сигнал '.'0 на входе 17 и тем самым разрешает прием очерёдного слова в регистр 14, а также переключение триггера 12 в состояние,1. Кроме того, сигнал О с входа 21 поступает на вход 20 соседнего устройства 32 и тем самым разрешает прием очередного слова в регистр 15 этого устройства, а также установку триггера 13 в состояние 1, т.е. разрешает соседнему устройству 32 передачу очередного слова.
При ретрансляции информации, ВМ 31 на вход 18 выдает сигнал О. Если значение управляющего разряда равно 1, т.е. в этом режиме работы ВМ 31 является транзитной по передаче информации, то после переключения триггера 12 в состояние 1 сигналом по входу 16 запроса приема информации в регистр 14 осуществляется переключение триггера 13 в состояние 1 и перепись информации с регистра 14 в регистр 15. Установка триггера 13 в состояние 1“ осуществляется выходным сигналом элемента ИЛИ 5, на вход которого единичный сигнал поступает с выхода элемента И 1. Кроме того, сигнал 1 с выхода триггера 12 поступает на выход 21 и переключает триггер 13 соседнего устройства 32 в нулевое состояние, Сигнал 1 с выхода триггера 13 поступает с выхода 23 на вход 1б соседнего устройства 33 и, если его триггер 12 находится в нулевом состоянии, то это устройство выходит на прием информации. Осуществив прием информации, устройство 33 на вход 20 выдает си)— нал 1, под действием которого триггер 13 переключается в состояние 0, Прием очередного слова в регистр 15 осуществляется после установки на входе 20 сигнала 0, т.е. после переключения триггера 12 со25 седнего устройства 33 в нулевое сос-’ тояние.
При приеме и передаче информации, осуществляется параллельный обмен информацией между соседними устройствами. ВМ 31 принимает информацию в регистр 14, поступающую по информационному входу 27 с информационного выхода 30 соседнего устройства 32, передает информацию с регистра 15, поступающую в него по входу 28 (при передаче информации из вычислительной машины). Для задания этого режима ВМ 31 на вход 25 выдает сигнал 0, а регистр 15 по входу 26 устанавливает на прием информации по входу 28. Передача информации осуществля ется по сигналу 1 на выходе 23, появляющемуся после установки триггера 13 в состояние 1, сигналом по входу 18, аналогично описанному в ’ режиме передачи информации. Прием информации ВМ 31 осуществляется по сигналу 1 на выходе 22, появляющемуся после установки триггера 12 в состояние 1, сигналом по входу & 16, аналогично описанному в режиме приема информации
Таким образом, устройство позволяет осуществить обмен информацией между несколькими вычислительными» машинами, в том числе и в дуплексном режиме, обеспечивая параллельный обмен информацией по схеме каждое устройство своему соседнему устройству, причем скорость работы устройства определяется естественными задержками элементов, что приводит к повышению его быстродействия.

Claims (2)

  1. Устройство относитс  к вычислительной технике и может быть исполь зовано в устройствах дл  обмена меж ду вычислительными машинами. Известно устройство дл  сопр жени , содержащее элементы И, ИЛИ, формирователи импульсов, триггер и регистр и выполн ющее функции сопр  жени  ЦВМ с внешними устройствами, например, с другими ЦВМ D. Недостатком такого устройства  вл етс  низкое быстродействие, обу словленное тем, что установка триггера в нулевое состо ние осуществл  етс  посредством формировател , дли тельность импульса которого должна выбиратьс , исход  из худших сочетаний параметров элементов и парази ных задержек. Наиболее близким по технической сущности к изобретению  вл етс  уст ройство дл  сопр жени , содержащее элементы задержки, два элемента запрета , элементы ИЛИ, элементы И, формирователи импульсов, два триггера , единичными входами подключенных соответственно к выходам первого и второго элементов запрета и управл ющим входам первого и второго регистров, выходы и информационные входы которых  вл ютс  соответственно первыми и вторыми информационными выходами и входами устройства , а вторые информационные и управл ющий входы соединены соответственно с первым информационным выходом и входом управлени  приемом устройства, первые входы первого и элементов И подключены ко входу задани  режима устройства, первые входы первого и второго элемента ИЛИ соединены соответственно с г.ераым и вторым управл ющими входами устройства,а вторые входы - соответственно с выходами первого и второге элементов И, входы первого элемента запрета и третьего элемента ИЛ1 прдключены соответственно к Tpe3 тьему, четвертому и п тому упраал ющим входам устройства, единичные выходы триггеров  вл ютс  соответствуюцими индикаторными выходами устройства 2J. Недостатком этого устройства  вл етс  низкое быстродействие, обусловленное тем, что ограничени  на длительность импульса установки три гера а нулееое состо ние должны выполн тьс  дл  худших сочетаний пара метров элементов и паразитных задер жек, кроме того, при работе в режим ретрансл ции информации два регистра устройства выполн ют функции одного регистра. Это снижает эффектив ность использовани  регистров при использовании устройства, например, в качестве асинхронного запоминающе го устройства Целью изобретени   вл етс  повышение быстродействи  устройства. Поставленна  цель достигаетс  теМд что в устройство, содержащее первый элемент запрета, соединенный выходом с управл ющим входом первого регистра, информационный вход и выход которого  вл ютс  соответственно первым информационным входом и первым информационным выхо дом устройства, второй элемент запр та, подключенный выходом к первому управл ющему входу второго регистра первый информационный вход, второй управл ющий вход и выход которого   л ютс  соответственно вторым информационным входом, входом управлени  приемом и вторым информационным выходом устройства, второй информационный вход второго регистра соеди нен с выходом первого регистра, пер вый и второй триггеры, единичные входы которых соединены соответственно с выходами первого и второго элементов запрета, подключенных информационными входами соответственно к входу запроса приема устройства и выходу первого элемента ИЛИ, первый вход которого оединен с входом управлени  передачей устройства , единичный выход первого триггера соединен с выходом разрешени  приема устройства, единичный выход второго триггера соединен с выходом запроса передачи устройства второй элемент ИЛИ, подключенный первым входом к входу синхронизации приема устройства, третий элемент ИЛИ, первый и второй входы которого (4 соединены соответственно с входами синхронизации передачи и входом раз решени  передачи устройства, первый и второй элементы И, выходы которых соединены соответственно со вторыми входами первого и второго элементов ИЛИ, первые входы первого и второго элементов И подключены ко входу задани  режима устройства, введены два элемента запрета и два элемента ИЛИ,причем информационные входы третьего и четвертого элементов запрета соединены соответственно с выходами второго и третьего элементов ИЛИ, входы запрета - соответственно с нулевыми выходами первого и второго триггеров, а выходы соответственно с нулевыми входами первого и второго триггеров, первые 8ХОДЫ четвертого и п того элементов ИЛИ соединены соответственно с единичными выходами первого и второго триггеров, выходы - соответственно с входами запрета первого и второго элементов запрета, а вторые и третьи входы - соответственно со входами ..второго и третьего элементов ИЛИ вторые входы первого и второго элементов И соединены соответственно с единичными выходами первого и второго триггеров. На чертеже представлена блок-схема устройства. Устройство содержит элементы И. 1 и 2, второй 3, четвертый 4, первый 5 третий 6 и п тый 7 элементы ИЛИ, первый 8, третий Э, второй 10 и четвертый 11 элементы запрета, триггеры 12 и 13, регистры 1 и 15s вход 16 запроса приема, вход 17 синхронизации приема, вход 18 управлени  передачей, вход 19 синхронизации передачи , вход 20 разрешени  приема, входы 21, 22 разрешени .приема, вы ходы 23J 2 запроса на передачу устройства , вход 25 задани  режима устройства , вход 26 управлени  приемом устройства, информационные входы 27 и 28 устройства, информационные выходы 29 и 30 устройства, вычислительна  машина (ВМ) 31, соседние устройства 32 и 33 дл  сопр жени  других ВМ системы. Устройство работает с едуихцим образом . При передаче информации вычислительна  машина ЛВМ) 31  вл етс  передающей . На вход 25 выдаетс  сигнал О, на вход 18 - сигнал 1. а по входу 26 устанавливаетс  регистр 15 на прием информации с информационного входа 28. Перед началом работы триггеры 12 и 13 всех устройств устанавливаютс  в нулевое состо ние сигналами по входам 17 и 19. На выходе элемента запрета 10 после подачи сигнала 1 на вход 18 устанавливаетс  сигнал 1, под действием которого осуществл етс  запись информации в регистр 15 и переключение триггера 13 в единичное состо ние. Сигнал 1 с выхода триггера 13 поступает на выходы 23 и , и ВМ 31 устанавливает сигнал О на входе 18. Кроме того, сигнал 1 с выхода 23 поступает на вход 16 устройства 33 и, если его триггер 12 находитс  в нулевом состо нии , то это устройство выходит на прием информации. После записи информации в регистр k устройство 33 выдает на вход 20 сигнал 1, и элемент запрета 11 вырабатывает сиг нал 1, под действием которого триггер 13 переключаетс  в нулевое состо ние, и на выходе 2k устанавли ваетс  сигнал О дл  ВМ 31 о возможности передачи в регистр 15 очередного слова. По сигналу О на входе 2 ВМ выдает на вход 18 нал 1, а на вход 28 - очередное слово, которое записываетс  в регистр 15 тогда, когда на входе 20 устанавливаетс  сигнал При приеме информации, по сигнал 1 с выхода элемента запрета 8, по вл ющемус  при подаче на вход 16 сигнала 1, осуществл етс  прием и формации в регистр 14 и переключе ние триггера 12 в единичное состо  ние. Сигнал 1 с выхода триггера 12 поступает на вход 22 и запускае ВМ 31 на прием информации по выходу 29 в регистр 1. Кроме того сиг;нал 1 с выхода 21 поступает на вход 20 и переключает триггер 13 с седнего устройства 32 в состо ние О. Один из разр дов информационного сло  (управл ющий разр д) слу жит дл  задани  режима работы устройства . Если значение этого разр  да равно 1, то устройство переключаетс  на ретрансл цию информации. Дл  этого на вход 25 подаетс  сигнал 1, а на вход 19 - сигнал О причем регистр 15 по входу 26 уста навливаетс  на прием информации с выхода регистра I. Если значение управл ющего разр да равно И на вход 25 выдаетс  сигнал О, а регистр 15 устанавливаетс  на прием информации по входу 28. Пусть значение управл ющего разр да равно О Тогда после переключени  триггера 12 в состо ние 1 и приема информации в регистр 14 осуществл етс  запись содержимого регистра в ВМ 31, котора  после приема информации выдает сигнал 1 на вход 17, под действием которого триггер 12 переключаетс  в состо ние О. По сигналу О на входе 22 ВМ 31 устанавливает сигнал .О на входе 17 и тем самым разрешает прием очередного слова в регистр Т, а также переключение триггера 12 в состо ние ,. Кроме того, сигнал О с входа 21 поступает на вход 20 соседнего устройства 32 и тем самым разрешает прием очередного слова в регистр 15 этого устройства, а также установку триггера 13 в состо ние 1, т.е. разрешает соседнему устройству 32 передачу очередного слова. При ретрансл ции информации, ВМ 31 на вход 18 выдает сигнал О. Если значение управл ющего оазр да равно 1, т.е. в этом режиме работы ВМ 31  вл етс  транзитной по передаче информации, то после переключени  триггера 12 в состо ние 1 сигналом по входу 16 запроса приема информации в регистр осуществл етс  переключение триггера 13 в состо ние 1 и перепись информации с регистра в регистр 15. Установка триггера 13 в состо ние 1 осуществл етс  выходным сигналом элемента ИЛИ 5, на вход которого единичный сигнал поступает с выхода элемента И 1. Кроме того, сигнал 1 с выхода триггера 12 поступает на выход 21 и переключает триггер 13 соседнего устрой.ства 32 в нулевое состо  ние , Сигнал 1 с выхода триггера 13 поступает с выхода 23 на вход 1б соседнего устройства 33 и, если его триггер 12 находитс  в нулевом состо нии, то это устройство выходит на прием информации. Осуществив прием информации, устройство 33 на вход 20 выдает си1- нал 1, под действием которого триг гер 13 переключаетс  в состо ние О, Прием очередного слова в регистр 15 осуществл етс  после установки на входе 20 сигнала О, т.е. после переключени  триггера 12 со-седнего устройства 33 в нулевое сое то ние. При приеме w передаче информации осуществл етс  параллельный обмен информацией между соседними устройствами , ВМ 31 принимает информацию в регистр k, поступающую по информ ционному входу 27 с информационного выхода 30 соседнего устройства 32, передает информацию с регистра 15 поступающую в него по входу 28 (при передаче информации из вычислительной машины). Дл  задани  этого режи ма ВМ 31 на вход 25 выдает сигнал 0, а регистр 15 по входу 2б устанавливает на прием информации по вх ду 28. Передача информации осуществ етс  по сигналу 1 на выходе 23, по вл ющемус  после установки триггера 13 в состо ние 1, сигналом п входу 18, аналогично описанному в режиме передачи информации. Прием информации ВМ 31 осуществл етс  по сигналу 1 на выходе 22, по вл ющемус  после установки триггера 12 в сост:о ние 1, сигналом по входу 16, аналогично описанному в режиме приема информации Таким образом, устройство позвол ет осуществить обмен информацией ме ду несколькими вычислительными) машинами , в том числе и в дуплексном режиме, обеспечива  параллельный об мен информацией по схеме каждое устройство своему соседнему устройству , причем скорость работы устройства определ етс  естествен1 |ми задержками элементов, что приводит повышению его быстродействи . Формула изобретени  Устройство дл  сопр жени , содержащее первый элемент запрета, соединенный выходом с управл ющим входом первого регистра, информацио ный вход и выход которого  вл ютс  соответственно первым информационны входом и первым информационным выхо дом устройства, второй элемент запрета , подключенный выходом к перво управл ющему входу второго регистра первый информационный вход, второй управл ющий вход и выход которого   л ютс  соответственно вторым информ ционным входом, входом управлени  приемом и вторым информационными выходом устройства, второй информационный вход второго регистра соединен с выходом первого регистра, первый и второй триггеры, единичные входы которых соединены соответственно с выходами первого и второго элементов запрета, подключенных информационными входами соответственно к входу запроса приема устройства и выходу первого элемента ИЛИ, первый вход которого соединен с входом управлени  передачей устройства, единичный выход первого триггера соединен с выходом разрешени  приема устройства , единичный выход второго три1- гера соединен с выходом запроса передачи устройства, второй элемент ИЛИ, подключенный первым входом к входу синхронизации устройства, третий элемент ИЛИ, первый и второй входы которого соединены соответственно с входом синхронизации передачи и входом устройства |эазрешени  передачи устройства, первый и второй элемент И, выходы которых соединены соответственно с вторыми входами первого и второго элементов ИЛИ, первые входы первого и второго элементов И подключены к входу задани  режима устройства , отличающеес  тем, что, с целью повышени  быстродействи  и эффективности устройства, в него введены два элемента запрета и два элемента ИЛИ, причем информационные входы третьего и четвертого элементов запрета соединены соответственно с выходами второго и третьего элементов ИЛИ, входы запрета соответственно с нулевыми выходами первого и второго триггеров , а выходы - соответственно с нулевыми входами первого и второго триггеров, первые входы четвертого и п того элементов ИЛИ соединены соответственно с единичными выходами первого и второго триггеров, выходы - соответственно с входами запрета первого и второго элементов запрета, а вторые и третьи входы - соответственно с входами второго и третьего элементов ИЛИ , вторые входы первого и второго элементов И соединены соответственно с единичными выходами первого и второго триггеров. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 613317, кл. G Об F 3/0, 1978.
  2. 2.Авторское свидетельство СССР № , кл. G Об F 3/0, 1978 (прототип).
SU803213282A 1980-12-05 1980-12-05 Устройство дл сопр жени SU943694A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803213282A SU943694A1 (ru) 1980-12-05 1980-12-05 Устройство дл сопр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803213282A SU943694A1 (ru) 1980-12-05 1980-12-05 Устройство дл сопр жени

Publications (1)

Publication Number Publication Date
SU943694A1 true SU943694A1 (ru) 1982-07-15

Family

ID=20930175

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803213282A SU943694A1 (ru) 1980-12-05 1980-12-05 Устройство дл сопр жени

Country Status (1)

Country Link
SU (1) SU943694A1 (ru)

Similar Documents

Publication Publication Date Title
KR0145321B1 (ko) 2방향 데이타 전송장치
GB1093105A (en) Data processing system
JPH05189081A (ja) 信号転送方法及び信号転送装置
SE7600666L (sv) Feldetekterande dataoverforingssystem
SU943694A1 (ru) Устройство дл сопр жени
KR930015432A (ko) 중재자
KR0174853B1 (ko) 상대방 메모리를 이용한 두 프로세서간 비동기 직렬 통신 송/수신 장치
US4079354A (en) Data processing system with improved read/write capability
JP2546967B2 (ja) データ伝送システム
EP0112912A1 (en) I/o channel bus
KR930001589B1 (ko) 고속동기식 데이타 전송 시스템 및 그 전송방법
JP3413894B2 (ja) シリアル伝送装置
JPS594349A (ja) 時分割多重伝送システム
KR100253404B1 (ko) 준안정 분해 레지스터
SU962898A1 (ru) Многоканальное устройство св зи дл вычислительной системы
SU1487057A1 (ru) Устройство для сопряжения магистрали эвм с внешними устройствами
SU840873A1 (ru) Устройство дл сопр жени
SU742920A1 (ru) Устройство дл сопр жени
SU1675888A1 (ru) Устройство дл контрол информации при передаче
SU809143A1 (ru) Устройство дл сопр жени с общей маги-СТРАлью ВычиСлиТЕльНОй СиСТЕМы
SU613317A1 (ru) Устройство дл сопр жени
SU1211747A1 (ru) Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе
SU1265789A1 (ru) Устройство дл сопр жени двух вычислительных машин
SU739511A1 (ru) Устройство дл сопр жени
SU922714A1 (ru) Устройство дл сопр жени вычислительных машин