KR920704149A - 입/출력 영역에 배치된 시험 제어회로를 갖는 반도체 집적회로 장치 - Google Patents

입/출력 영역에 배치된 시험 제어회로를 갖는 반도체 집적회로 장치

Info

Publication number
KR920704149A
KR920704149A KR1019920701195A KR920701195A KR920704149A KR 920704149 A KR920704149 A KR 920704149A KR 1019920701195 A KR1019920701195 A KR 1019920701195A KR 920701195 A KR920701195 A KR 920701195A KR 920704149 A KR920704149 A KR 920704149A
Authority
KR
South Korea
Prior art keywords
input
semiconductor integrated
test
integrated circuit
control
Prior art date
Application number
KR1019920701195A
Other languages
English (en)
Other versions
KR970001358B1 (ko
Inventor
다께시 야마무라
Original Assignee
세끼사와 요시
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쯔 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR920704149A publication Critical patent/KR920704149A/ko
Application granted granted Critical
Publication of KR970001358B1 publication Critical patent/KR970001358B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

입/출력 영역에 배치된 시험 제어회로를 갖는 반도체 집적회로 장치
[도면의 간단한 설명]
제1도는 선택기에 의해 수행되는 절환을 도시한 선도.
제3도는 본 발명의 일실시예의 칩에 대한 전체 구조를 도시한 평면도.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (14)

  1. 칩 특정 기능을 갖는 피시험 회로가 위치된 코어부, 상기 코어부의 주변에 위치되며, 코어부내에 있는 피시험회로의 기능을 시험하기 위한 다수의 시험회로가 위치되는 입/출력부로 구성되며, 상기의 입/출력부에는 외부로부터 입력되는 외부신호를 기준으로 하여 상기의 피시험회로를 시험하기 위한 제어신호와 클럭신호를 상기의 시험회로와 피시험 회로에 공급하기 위한 시험제어회로가 제공됨을 특징으로 하는 반도체 집적회로장치.
  2. 제1항에 있어서, 상기의 각 시험 제어회로는 상기의 외부제어신호를 디코딩하고 디코딩 결과로서 제어신호를 발생하기 위한 디코딩수단과, 상기 디코딩 수단에 의해 발생된 제어신호의 일부를 기준으로 하여 상기의 클럭신호를 출력하기 위한 클럭제어수단을 포함함을 특징으로 하는 반도체 집적회로장치.
  3. 제2항에 있어서, 상기의 디코딩 수단은 상기 칩의 제1코너 부근에 위치되고, 상기의 클릭 제어수단은 상기 칩의 제2코너 부근에 위치됨을 특징으로 하는 반도체 집적회로장치.
  4. 제1항에 있어서. 상기의 입/출력부는 상기의 제어신호와 클럭신호를 전송하기 위한 결선을 포함함을 특징으로 하는 반도체 집적회로장치.
  5. 제1항에 있어서. 상기의 반도체 집적회로 장치는 입/출력부에 제공된 다수의 입/출력 셀을 포함하고, 상기 각각의 입/출력셀은 다수의 시험회로중 어느 하나, 패드 및 상기 각각의 피시험회로를 상기의 패드에 연결하는 인터페이스 회로를 포함함을 특징으로 하는 반도체 집적회로장치.
  6. 제2항에 있어서, 상기의 디코딩 수단은 상기의 제어신호를 저장하기 위한 ROM을 포함하고, 상기의 외부제어신호는 상기 ROM의 어드레스 신호임을 특징으로 하는 반도체 집적회로장치.
  7. 제2항에 있어서, 상기의 클럭제어 수단은 상기의 해당 제어 신호에 따라 특정 시험클럭 신호를 발생하기 위한 클럭 발생수단을 포함함을 특징으로 하는 반도체 집적회로장치.
  8. 제2항에 있어서, 상기의 클럭제어 수단은 외부로부터 공급된 외부클럭 신호를 각각의 시험회로에 출력하기 위한 버퍼 수단을 포함함을 특징으로 하는 반도체 집적회로장치.
  9. 제2항에 있어서. 상기의 클럭제어 수단은 외부로부터 공급된 외부클럭 신호 또는 상기의 시험클럭 신호를 각각의 피시험 회로에 선택적으로 출력하기 위한 선택수단을 포함함을 특징으로 하는 반도체 집적회로장치.
  10. 제9항에 있어서. 상기의 선택 수단은 상기 선택 수단에 해당하는 상기 제어신호중 어느 하나에 의해 제어됨을 특징으로 하는 반도체 집적회로장치.
  11. 제5항에 있어서, 각각의 입/출력 셀은 시험용 플립플롭을 포함하고, 각각의 플립플롭은 체인형으로 상호 연결됨을 특징으로 하는 반도체 집적회로장치.
  12. 제5항에 있어서, 각각의 입/출력 셀 인터페이스는 3상태 버퍼를 포함하고, 각각의 입/출력 셀은 제어신호중 어느 하나를 기준으로 하여 상기의 3상태 버퍼를 제어하기 위한 제어수단을 포함함을 특징으로 하는 반도체 집적회로장치.
  13. 제5항에 있어서. 각각의 입/출력셀은 풀업 트랜지스터를 포함하고, 각각의 풀업 트랜지스터는 상기의 제어신호중 어느 하나를 기준으로 하여 상기의 패드를 특정 전원 전압으로 셋팅됨을 특징으로 하는 반도체 집적회로장치.
  14. 제5항에 있어서. 각각의 입/출력 셀은 상기의 인터페이스회로로부터의 신호 또는 클럭신호를 상기의 제어신호중 어느 하나를 기준으로 하여 상기의 피시험회로에 출력함을 특징으로 하는 반도체 집적회로장치.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920701195A 1990-09-20 1991-09-19 입/출력 영역에 배치된 시험제어회로를 갖는 반도체 집적회로 장치 KR970001358B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP90-252526 1990-09-20
JP25252690 1990-09-20
PCT/JP1991/001243 WO1992005453A1 (en) 1990-09-20 1991-09-19 Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region

Publications (2)

Publication Number Publication Date
KR920704149A true KR920704149A (ko) 1992-12-19
KR970001358B1 KR970001358B1 (ko) 1997-02-05

Family

ID=17238599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920701195A KR970001358B1 (ko) 1990-09-20 1991-09-19 입/출력 영역에 배치된 시험제어회로를 갖는 반도체 집적회로 장치

Country Status (5)

Country Link
EP (1) EP0502210B1 (ko)
JP (1) JP3194475B2 (ko)
KR (1) KR970001358B1 (ko)
DE (1) DE69125140T2 (ko)
WO (1) WO1992005453A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4695373B2 (ja) * 2004-10-05 2011-06-08 ルネサスエレクトロニクス株式会社 メモリテスト回路及びメモリテスト方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885544A (ja) * 1981-11-17 1983-05-21 Toshiba Corp 集積回路装置
JPH0799756B2 (ja) * 1983-11-09 1995-10-25 ストーリッジ・テクノロジー・パートナーズ 集積回路チップの欠陥検出方法および欠陥検出装置
JPS61182139A (ja) * 1985-02-06 1986-08-14 Nec Corp シグナルプロセツサ内部動作試験回路
JPS6337270A (ja) * 1986-07-31 1988-02-17 Fujitsu Ltd 半導体装置
JPS63260145A (ja) * 1987-04-17 1988-10-27 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
EP0502210B1 (en) 1997-03-12
JP3194475B2 (ja) 2001-07-30
KR970001358B1 (ko) 1997-02-05
DE69125140T2 (de) 1997-06-19
EP0502210A1 (en) 1992-09-09
EP0502210A4 (en) 1993-02-03
DE69125140D1 (de) 1997-04-17
WO1992005453A1 (en) 1992-04-02

Similar Documents

Publication Publication Date Title
KR920000072A (ko) 반도체 집적회로
KR900005702A (ko) 프로그램 가능한 입력/출력회로 및 프로그램 가능한 논리소자
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR930011221A (ko) 사용자가 프로그램할 수 있는 집적회로 디바이스
KR930022382A (ko) 반도체 메모리칩의 병렬테스트 회로
KR940010317A (ko) 반도체 집적 회로 장치에서 안정하게 동작하는 신호 출력 회로 및 그의 전원 배선의 배치
KR880008336A (ko) 반도체 집적회로 장치
DE3677752D1 (de) In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen.
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR890007287A (ko) 반도체 기억장치
KR960042745A (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR960012401A (ko) 반도체 집적장치
KR950009395B1 (ko) 반도체집적회로
KR920704149A (ko) 입/출력 영역에 배치된 시험 제어회로를 갖는 반도체 집적회로 장치
KR910014940A (ko) 반도체 기억장치
KR100452326B1 (ko) 반도체 메모리장치의 동작전압 모드 선택 방법
EP0621691B1 (en) Complementary-signal BiCMOS line driver with low skew
KR100203869B1 (ko) 반도체 메모리장치의 모니터링회로
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치
KR100278922B1 (ko) 로오 어드레스 래치회로
KR19990057925A (ko) 출력버퍼 제어회로
KR950004468A (ko) 반도체 집적회로의 테스트회로
JP2000311500A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080122

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee