JPS5885544A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS5885544A JPS5885544A JP56184213A JP18421381A JPS5885544A JP S5885544 A JPS5885544 A JP S5885544A JP 56184213 A JP56184213 A JP 56184213A JP 18421381 A JP18421381 A JP 18421381A JP S5885544 A JPS5885544 A JP S5885544A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit device
- integrated circuit
- program
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は半導体集積回路装置本俸の１に号処理機能の良
否を簡易にテストし得るようにした集積回路装雛に関す
る。
否を簡易にテストし得るようにした集積回路装雛に関す
る。
〈従来の技術とその問題点〉
近時、各種信号処理回路の乗積回路化、つ筐りＩＣ化が
進められている。この集積回ｍを製造したとき、その信
号処理機能が正常に働くか否かをテストすること百い換
えれは、良品と不良品を区別することは非常にｉ要であ
り、従来では専用のテスト装置音用いて乗積回路装置（
累子）＠にＡＣ特性、 ＤＣ特性、論理機能を調べてテ
ストがなされている。特に論理磯罷のテストでは、その
動作命令を与えるテストプログラムを用い、論理出力全
監視することによシその良否全判定することが行われて
いる。
進められている。この集積回ｍを製造したとき、その信
号処理機能が正常に働くか否かをテストすること百い換
えれは、良品と不良品を区別することは非常にｉ要であ
り、従来では専用のテスト装置音用いて乗積回路装置（
累子）＠にＡＣ特性、 ＤＣ特性、論理機能を調べてテ
ストがなされている。特に論理磯罷のテストでは、その
動作命令を与えるテストプログラムを用い、論理出力全
監視することによシその良否全判定することが行われて
いる。
然し、集積回路の筒密度化に伴って１つの集積ｌＰ！ｌ
ｌ１１３が有する論理俵能が多様化し、この結果膨大な
命令の組合せ全備えたテストプログラムが必要となって
きている。これ故、１つの集積回路のテストに要する時
間が長くなり、テスト効率か低下していた。−またこの
ようなテストプログラムを用いて動作命令を集積回路全
方える為のＭｄ構造が煩イ化する土、各命令に対する実
行処理結果全常時監視することか必璧なので、この点で
も効率か非常に悪かった。
ｌ１１３が有する論理俵能が多様化し、この結果膨大な
命令の組合せ全備えたテストプログラムが必要となって
きている。これ故、１つの集積回路のテストに要する時
間が長くなり、テスト効率か低下していた。−またこの
ようなテストプログラムを用いて動作命令を集積回路全
方える為のＭｄ構造が煩イ化する土、各命令に対する実
行処理結果全常時監視することか必璧なので、この点で
も効率か非常に悪かった。
〈発明の目的〉
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところに、集積回路装置本体の信号処理機
能を簡易に且つ効率良くテストすることのできる集積回
路装置を提供することにある。
の目的とするところに、集積回路装置本体の信号処理機
能を簡易に且つ効率良くテストすることのできる集積回
路装置を提供することにある。
〈発明の構成〉
本発明は、集積回路装置本体のテストプログラムを記憶
したメモリと、上記テストプログラムに従って所定のテ
スト処理を実行させるテスト制御回路を上記集積回路装
置本体と同時乗積し、集積回路装置自体でそのテストモ
ードしてテスト結果を出力する如く集積回路装置を構成
している。
したメモリと、上記テストプログラムに従って所定のテ
スト処理を実行させるテスト制御回路を上記集積回路装
置本体と同時乗積し、集積回路装置自体でそのテストモ
ードしてテスト結果を出力する如く集積回路装置を構成
している。
〈発明の効果〉
従って本発明によれは、内蔵されたテストプログラムに
従って集積回路装置本体にテスト処理全実行させ、その
実行完了の１Ｎ号を得ることだけにより、容易に且つ正
確に所定の１６ｇ処理磯症の良否を判定することが可能
となる。つ１り、テストの実行からその終了までの時間
全観測するだけで信号処理機能の良否全適確に判定でき
る。しかも個々の集積回路装置母に独立にテスト全行い
得るので、従来のようなテスト装置を接続する等の煩ら
れしさかなく、また多数同時のテスト全行い慢る。故に
テスト効率の向上を期待することができる等の絶大なる
効果を委する。
従って集積回路装置本体にテスト処理全実行させ、その
実行完了の１Ｎ号を得ることだけにより、容易に且つ正
確に所定の１６ｇ処理磯症の良否を判定することが可能
となる。つ１り、テストの実行からその終了までの時間
全観測するだけで信号処理機能の良否全適確に判定でき
る。しかも個々の集積回路装置母に独立にテスト全行い
得るので、従来のようなテスト装置を接続する等の煩ら
れしさかなく、また多数同時のテスト全行い慢る。故に
テスト効率の向上を期待することができる等の絶大なる
効果を委する。
〈発明の実施例〉
以下、図面全参照して本弁明の一実施例につき説明する
。
。
第１図は実施例装置ａの全体を示す概略構成図でおる。
集積回路装置１は、半尋体基板土に命令レジスタ１ノや
プログラムタウフタ１２等からなシ、外部命令ゲタけて
所定の信号処理（論理処理）を実行する集積回路装置本
体、この装置本体に対するテストプログラムを予め記憶
してなる読出し専用メモＩＪ （ＲＯＭ ） Ｊ ３
、このテストプログラムを用いて前記装置本俸のテスト
を実行はせるテスト匍」両回’ｔ？５ ｉ ４ 、そし
て上記テストプログラムと外部命令を選択的に切侠えて
前記命令レジスタ１ノに与えるマルチプレクサ（ＭＰＸ
） １５等を集積して構成される。集積回路装置本体
は、命令レジスタ１１に格納された命令グロダラムと、
そのときのプログラムカウンタ１２にセットされたカウ
ント１直（ロケーションの値）とに従って所定の慴号処
理を実行するものである。そして、上記命令レジスタ１
１に与えられる命令プログラムは、常時はビン１６を介
して与えられ、またプログラムカウンタ１２にセットさ
れるデータはビン１７を介して入出力されるようになっ
ている。
プログラムタウフタ１２等からなシ、外部命令ゲタけて
所定の信号処理（論理処理）を実行する集積回路装置本
体、この装置本体に対するテストプログラムを予め記憶
してなる読出し専用メモＩＪ （ＲＯＭ ） Ｊ ３
、このテストプログラムを用いて前記装置本俸のテスト
を実行はせるテスト匍」両回’ｔ？５ ｉ ４ 、そし
て上記テストプログラムと外部命令を選択的に切侠えて
前記命令レジスタ１ノに与えるマルチプレクサ（ＭＰＸ
） １５等を集積して構成される。集積回路装置本体
は、命令レジスタ１１に格納された命令グロダラムと、
そのときのプログラムカウンタ１２にセットされたカウ
ント１直（ロケーションの値）とに従って所定の慴号処
理を実行するものである。そして、上記命令レジスタ１
１に与えられる命令プログラムは、常時はビン１６を介
して与えられ、またプログラムカウンタ１２にセットさ
れるデータはビン１７を介して入出力されるようになっ
ている。
前記ＲＯＩｖＩＪ ３に蓄積されるテストプログラムは
、この集積回路装置の製造時に予め書込まれるものであ
る。そして、回路装置本体のテスト時には、前記テスト
制御回路１４の制御を受けて順次読出され、ＭＰＸ Ｊ
５ ｆ介して命令レジスタ１１にセットされる。従っ
て、回路装置本体は、テストプログラムに従って所定の
イぎ号処理を実行することになる。
、この集積回路装置の製造時に予め書込まれるものであ
る。そして、回路装置本体のテスト時には、前記テスト
制御回路１４の制御を受けて順次読出され、ＭＰＸ Ｊ
５ ｆ介して命令レジスタ１１にセットされる。従っ
て、回路装置本体は、テストプログラムに従って所定の
イぎ号処理を実行することになる。
さて、テスト制御回路１４は、ビン１８より５−
第２図（、）に示すテスト開始指令信号を受けて作動を
開始する。このテスト制＃Ｉｇｌ路１４は、その作動時
には第２図（ｂ）に示すようにＬレベルの１３号をビン
１９を介して出力する如く構成されており、作動終了時
、つまシテスト完了時には再び出力信号をＨレベルに復
帰させている。しかして上記テスト開始指令信号が与え
られると、テスト制御回路１４は集積回路装置をテスト
モードにセットし、レジスタ１ノに格納きれている内容
を一時的にセーブする。そしてプログラムカウンタ１２
には、テストプログラムの実行開始番地をセットする。
開始する。このテスト制＃Ｉｇｌ路１４は、その作動時
には第２図（ｂ）に示すようにＬレベルの１３号をビン
１９を介して出力する如く構成されており、作動終了時
、つまシテスト完了時には再び出力信号をＨレベルに復
帰させている。しかして上記テスト開始指令信号が与え
られると、テスト制御回路１４は集積回路装置をテスト
モードにセットし、レジスタ１ノに格納きれている内容
を一時的にセーブする。そしてプログラムカウンタ１２
には、テストプログラムの実行開始番地をセットする。
その後、テストプログラムノログラムカウンタ１２にセ
ットさｎ、６０ケーシヨンデータに従ってＲＯＭ Ｉ
Ｊから順次読出して命令レジスタ１１にセットし、その
実行を行わしめる。そして、テストプログラムの実行を
終了したとき、テスト側倒１回路１４は前記テストモー
ドを解除し、先にセーブした命令レジスタ１１の内容を
同レジスタ１１に復帰させて前記出力信号ｆｆ１）Ｉレ
ベルにする。
ットさｎ、６０ケーシヨンデータに従ってＲＯＭ Ｉ
Ｊから順次読出して命令レジスタ１１にセットし、その
実行を行わしめる。そして、テストプログラムの実行を
終了したとき、テスト側倒１回路１４は前記テストモー
ドを解除し、先にセーブした命令レジスタ１１の内容を
同レジスタ１１に復帰させて前記出力信号ｆｆ１）Ｉレ
ベルにする。
６−
カくシて今、ビン１９から出力される信号に従って、テ
スト開始時ｔ８Ｔからテスト完了時１、までの時間を計
測すれは、前記集積回路装置本体の信号処理機能の良否
が判定される。即ち、予め明らかとなっている不良箇所
のない集積回路装置におけるテストプログラムの実行処
理時間を求めておき、この標準芙行処理時間とテスト対
象である集積回路装置におけるテストプログラム実行時
間とを比較することによって、その良否を判定すること
ができる。即ち、計測時間が殆んど等しい場合、これを
良品として判定することができる。
スト開始時ｔ８Ｔからテスト完了時１、までの時間を計
測すれは、前記集積回路装置本体の信号処理機能の良否
が判定される。即ち、予め明らかとなっている不良箇所
のない集積回路装置におけるテストプログラムの実行処
理時間を求めておき、この標準芙行処理時間とテスト対
象である集積回路装置におけるテストプログラム実行時
間とを比較することによって、その良否を判定すること
ができる。即ち、計測時間が殆んど等しい場合、これを
良品として判定することができる。
ちなみにテストグログラムの実行時間Ｔ。Ｋは、テスト
プログラムの命令総数’ｋｎｔ命令Ｉがテストプログラ
ムラ天性して正常に終了したときの命令ｉの出現回数を
Ｎ１、命令ｉの実行時間をＴｉとした場合、 として定義することかできる。従って集積回路装置本体
に不良箇所が存在するとき、テストゾログラムによる不
良箇所の検出によってプログラムをエラールーチンに分
岐させてテストグログラムを終了するようにしておけは
、そのとき１１１記テストは先に示した実行時間Ｔ。Ｋ
とは異なる時間で終了することになり、これを不良品と
して検出することが可能となる。また他の不良両所検出
によってよムピエラールーチ／に分岐で＠ないときには
、テスト時１１」が実行時間Ｔ。Ｋ以上に長くなること
になる。従ってこのような場合も不良品として検出する
ことが可能となる。
プログラムの命令総数’ｋｎｔ命令Ｉがテストプログラ
ムラ天性して正常に終了したときの命令ｉの出現回数を
Ｎ１、命令ｉの実行時間をＴｉとした場合、 として定義することかできる。従って集積回路装置本体
に不良箇所が存在するとき、テストゾログラムによる不
良箇所の検出によってプログラムをエラールーチンに分
岐させてテストグログラムを終了するようにしておけは
、そのとき１１１記テストは先に示した実行時間Ｔ。Ｋ
とは異なる時間で終了することになり、これを不良品と
して検出することが可能となる。また他の不良両所検出
によってよムピエラールーチ／に分岐で＠ないときには
、テスト時１１」が実行時間Ｔ。Ｋ以上に長くなること
になる。従ってこのような場合も不良品として検出する
ことが可能となる。
以上説明しｆ（ように本装置によれば、集積回路装置に
テスト開始指令信号を与えて、テストｍｌＪ側１回路１
４の出力信号からテスト実行時間を計測するだけで、非
常に簡易にその良否の判足會行うことができる。しかも
このテストに、個個の集積回路装置１．ｉかそれ自体で
内蔵されたテストグログラムに従って実行するので非常
に簡単である。その土、別個のテスト装置を準備して積
載する等の煩わしさがなく、多数個同時のテスト作業も
極めて容易であると百つ効果を奏する。、更には來績回
路装置全システムに利込んだ場合にも、システムから取
外すことなしにテスｔｆ行い得ると言う、従来には期待
することのできない絶大なる効果を奏する。
テスト開始指令信号を与えて、テストｍｌＪ側１回路１
４の出力信号からテスト実行時間を計測するだけで、非
常に簡易にその良否の判足會行うことができる。しかも
このテストに、個個の集積回路装置１．ｉかそれ自体で
内蔵されたテストグログラムに従って実行するので非常
に簡単である。その土、別個のテスト装置を準備して積
載する等の煩わしさがなく、多数個同時のテスト作業も
極めて容易であると百つ効果を奏する。、更には來績回
路装置全システムに利込んだ場合にも、システムから取
外すことなしにテスｔｆ行い得ると言う、従来には期待
することのできない絶大なる効果を奏する。
尚、本発明は上記実施例に限定さｎるものではない。例
えば集積回路装置本体の信号処理機能は時に規定される
ものではなく、複数の異なっｆＣ信号処理機能を備えて
いてもよい。袂するに本発明はその要旨を逸脱しない範
囲で柚々変形して実施することかできる。
えば集積回路装置本体の信号処理機能は時に規定される
ものではなく、複数の異なっｆＣ信号処理機能を備えて
いてもよい。袂するに本発明はその要旨を逸脱しない範
囲で柚々変形して実施することかできる。
第１図は本発明の一実補例を示す集積回路装置の概略構
成図、第２図は同実施例装置の作用を示す信号波形図で
ある。 １・・・集積回路装置、１１・・・命令レジスタ、１２
・・・プログラムカウンタ、１３・・・胱出し専用メモ
リ、１４・・・テスト制御回路、１５・・・マルチプレ
クサ、１６．１７．１８．１９・・・ビン。 出願人代理人 弁理士 鈴 江 武 彦９−
成図、第２図は同実施例装置の作用を示す信号波形図で
ある。 １・・・集積回路装置、１１・・・命令レジスタ、１２
・・・プログラムカウンタ、１３・・・胱出し専用メモ
リ、１４・・・テスト制御回路、１５・・・マルチプレ
クサ、１６．１７．１８．１９・・・ビン。 出願人代理人 弁理士 鈴 江 武 彦９−
Claims (1)
- 信号端子から外部命令を受けて所定の信号処理を実行す
る集積回路装置本体と、予めテストプログラムを鼾込み
蓄積してなるメモリと、前記集積回路装置本俸のテスト
時には前記メモリに蓄積されたテストゾログラ１ｈ１１
記果撰回路装置本俸に実行させてその信号処理機能をテ
ストするテスト制御回路とを一半導体基板上に同時乗積
してなること全％債とする乗積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184213A JPS5885544A (ja) | 1981-11-17 | 1981-11-17 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184213A JPS5885544A (ja) | 1981-11-17 | 1981-11-17 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885544A true JPS5885544A (ja) | 1983-05-21 |
| JPH0330304B2 JPH0330304B2 (ja) | 1991-04-26 |
Family
ID=16149339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184213A Granted JPS5885544A (ja) | 1981-11-17 | 1981-11-17 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0502210A1 (en) * | 1990-09-20 | 1992-09-09 | Fujitsu Limited | Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676854A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Integrated circuit device |
| JPS56140439A (en) * | 1980-04-03 | 1981-11-02 | Minatoerekutoronikusu Kk | Pattern generator |
-
1981
- 1981-11-17 JP JP56184213A patent/JPS5885544A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676854A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Integrated circuit device |
| JPS56140439A (en) * | 1980-04-03 | 1981-11-02 | Minatoerekutoronikusu Kk | Pattern generator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0502210A1 (en) * | 1990-09-20 | 1992-09-09 | Fujitsu Limited | Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330304B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW475994B (en) | Memory testing device | |
| EP1036338B1 (en) | Boundary scan system with address dependent instructions | |
| US6288955B1 (en) | Methods and systems for testing integrated circuit memory devices by overlappiing test result loading and test result analysis | |
| JPS5885544A (ja) | 集積回路装置 | |
| JP4156712B2 (ja) | 半導体試験装置の試験方法 | |
| EP1640735A1 (en) | Pattern generator and test device | |
| US7146539B2 (en) | Systems and methods for testing a device-under-test | |
| JPS609136A (ja) | 自己試験タイプｌｓｉ | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JPH02227679A (ja) | 基板の検査装置 | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 | |
| JPH04355383A (ja) | 半導体集積回路 | |
| JPH01100642A (ja) | 計算機システムのテストカバレージ方式 | |
| JPH1186593A (ja) | 集積回路試験装置 | |
| JPS58181151A (ja) | マイクロプロセツサのテスト・パタ−ン作成方法 | |
| JPH09166645A (ja) | Ｃｍｏｓ集積回路の試験装置および方法 | |
| JPH1152016A (ja) | Ｉｃ試験装置、及びｉｃ試験装置における並列測定方法 | |
| JPH01229982A (ja) | スキャン試験方式 | |
| JPH0721531B2 (ja) | Ｌｓｉテスタ | |
| JPS6393053A (ja) | プログラムテスト装置 | |
| JPH01287751A (ja) | マイクロプロセサ装置 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPS6376094A (ja) | Ｉｃカ−ド | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JPH01216437A (ja) | 情報処理装置の試験方法 |