KR920702512A - 메모리 억세스 시스템 - Google Patents

메모리 억세스 시스템

Info

Publication number
KR920702512A
KR920702512A KR1019920700957A KR920700957A KR920702512A KR 920702512 A KR920702512 A KR 920702512A KR 1019920700957 A KR1019920700957 A KR 1019920700957A KR 920700957 A KR920700957 A KR 920700957A KR 920702512 A KR920702512 A KR 920702512A
Authority
KR
South Korea
Prior art keywords
signal
address
data
pipeline
clock
Prior art date
Application number
KR1019920700957A
Other languages
English (en)
Other versions
KR970008600B1 (en
Inventor
히데유끼 이이노
히로마사 다까하시
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920702512A publication Critical patent/KR920702512A/ko
Application granted granted Critical
Publication of KR970008600B1 publication Critical patent/KR970008600B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Complex Calculations (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

메모리 억세스 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 그 기본사이클이 2클록의 캐슈메모리의 버스타이밍도, 제2도는 그 2클록을 기본사이클로 하는 마이크로 프로세서와 4클록동작의 기억장치와의 접속도, 제3도는 제2도의 구성의 버스타이밍도.

Claims (18)

  1. 데이타를 처리하는 데이타 처리수단과, 주기억을 억세스하기 위한 어드레스를 발생하는 어드레스 발생수단과, 통상 억세스모드와 어드레스ㆍ데이타ㆍ파이프라인 억세스모드를 판별하는 수단을 구비하고 상기 어드레스 발생수단은 상기 어드레스ㆍ데이타ㆍ파이프라인 억세스모드동안은 상기 통상 억세스모드동안 보다도 짧은 주기로 어드레스를 갱신하는 것을 특징으로 하는 마이크로 프로세서.
  2. 제1항에 있어서, 상기 어드레스.데이타.파이프라인 억세스모드로 이행한 것을 나타내는 신호를 외부로 출력하는 수단을 더 갖는 것을 특징으로 하는 마이크로 프로세서.
  3. 제1항에 있어서, 상기 어드레스 발생수단은 상기 어드레스ㆍ데이타ㆍ 파이프라인 억세스모드에 있어서 사전에 설정된 개수이어 드레스를 선출하는 것을 특징으로 하는 마이크로 프로세서.
  4. 제3항에 있어서, 상기 어드레스 발생수단은 상기 어드레스ㆍ데이타ㆍ파이프라인 억세스모드에 있어서, 사전에 설정된 개수의 어드레스를 선출시킨후에 주기억으로부터 억세스완료를 나타내는 신호를 수신할때까지 어드레스 갱신을 정지하는 것을 특징으로 하는 마이크로 프로세서.
  5. 제1항에 있어서, 상기 데이타 처리수단은 벡터 데이타를 처리하는 것을 특징으로 하는 마이크로 프로세서.
  6. 주기억의 뱅크에 대한 데이타 억세스를 파이프라인적으로 실행하는 메모리 억세스 장치에 있어서, 상기 파이프라인 동작의 개시를 검지하는 파이프라인 동작 검지수단과, 파이프라인의 동작의 개시직후부터 적어도 파이프라인의 어드레스 선출수에 상당하는 사이클수만 계속하는 제어신호를 발생하는 제어신호 발생수단과, 상기 뱅크에대한 데이타 억세스의 완료를 표시하는 표시신호를 발생하는 표시 신호발생수단과, 제어신호 또는 표시신호중의 어느 한쪽이 발생되고 있는 동안에 클록신호에 동기되어 어드레스 래치신호를 발생하는 래치신호 발생수단과, 상기 어드레스 래치신호를 각 뱅크에 배분하는 배분수단, 을 구비한 것을 특징으로 하는 메모리 억세스장치.
  7. 제6항에 있어서, 상기 배분수단에 의한 어드레스 래치신호의 배분을 어드레스 데이타의 내용에 준하여 행하는 것을 특징으로 하는 메모리 억세스장치.
  8. 주기억의 어드레스 공간을 수정의 데이타폭으로 등간격으로 구분하고, 이 구분된 블록을 n블록마다 어드레스 연결하여 n개의 뱅크를 구성하는 동시에 각 뱅크에 대한 데이타 억세스를 파이프라인적으로 실행 가능한 데이타처리 시스템이고, 파이프라인 버스요구의 전용 입력신호인 파이프라인 이 네이블신호의 발생수단, 파이프라인 동작의 개시를 검출하고 파이프 라인의 개시직후부터 적어도 파이프라인의 어드레스 선출수에 상당하는 사이클수만 계속하는 제어신호를 발생하는 데이타 처리수단, 상기 뱅크에 대한 데이타 억세스 완료를 표시하는 데이타 콤플래트신호를 발생하는 표시 신호발생수단, 상기 제어신호 또는 데이타 콤플리트신호중의 어느 한쪽이 발생되고 있는 동안에 클록신호에 동기되어 어드레스 래치신호를 발생하는 래치신호 발생수단, 및 상기 어드레스 래치신호를 각 뱅크에 배분하는 배분수단을 구비하고 상기 데이타 처리수단이, 주기억의 뱅크수, 어드레스 생성의 스트라이드치등의 뱅크정보가 통지되는 입력단자를 구비하고 이 입력신호에 응하여 데이타의 어드레스를 나타내는 신호를 생성하는 어드레스 생성수단, 상기 파이프라인 이 네이블신호, 상기 데이타 콜플리트신호가 입력되고 파이프라인 동작의 개시를 나타내는 버스스타트신호, 파이프라인 동작을 종료를 나타내는 데이터 스트로브신호,기입/독출을 나타내는 리이드/라이트 표시신호, 파이프라인 사이클로 들어가 파이프 라인 어드레스가 확정되어 있는 것을 나타내는 어드레스 밸리드신호를 출력하는 버스제어수단, 1클록으로 동작가능하고 벡터연산을 행할 수 있는 벡터연산수단, 상기 벡터 연산수단에 내부 데이타버스로 접속되고 1클록으로 상기 벡터연산수단과 데이타의 주고 받기를 행하는 로오드/스토어 파이프수단,을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  9. 제8항에 있어서, 상기 데이타의 어드레스를 나타내는 신호가 어드레스 신호, 버스콘트롤신호, 버스억세스타입 신호인 것을 특징으로 하는 데이타 처리 시스템.
  10. 주기억의 어드레스 공간을 수정의 데이타폭으로 등간격으로 구분하고, 이 구분된 블록을 n블록마다 어드레스 연결하여 n개의 뱅크를 구성하는 동시에 각 뱅크에 대한 데이타 억세스를 파이프라인적으로 실행하는 파이프라인 처리를 사용한 데이타 처리방법이고, 파이프라인 버스요구의 전용 입력신호인 파이프라인 이네이블신호의 어사트에 의해서 파이프라인 동작을 개시시키는 단계, 파이프라인 동작에 들어가고 파이프라인 어드레스가 확정되어 있는 것을 나타내는 전용 어드레스 밸리드신호를 발생시키는 단계, 파이프라인 동작의 개시직후보터 적어도 파이프라인의 어드레스 선출수에 상당하는 사이클수만 계속하는 버스스타스신호를 발생시키는 단계, 상기 뱅크에 대한 데이타 억세스의 완료를 표시하는 데이타 콤플리트신호를 발생하는 표시신호 발생단계, 상기 전용신호와 상기표시신호가 동시에 존재하는지 또는 상기 제어신호가 존재할때에 클록신호에 동기되어 어드레스 래치신호를 발생하는 래치신호 발생단계, 및 상기어드레스 래치신호를 각 뱅크에 배분되는 배분 단계를 구비한 파이프라인 처리를 사용한 데이타 처리방법.
  11. 제10항에 있어서, 상기 배분단계에 있어서의 어드레스 래치신호의 배분이 어드레스 데이타의 내용에 준하여 행해지는 것을 특징으로 하는 파이프라인 처리를 사용한 데이타 처리방법.
  12. 제10항에 있어서, 상기 어드레스밸리드신호가 어사트되어 있을때에 데이타콤플리트신호가 반송되어오면 이 데이타 콤플리트신호를 어드레스의 갱신신호나 외부 회로의 래치신호로서 사용하는 것을 특징으로 하는 파이프라인 처리를 사용한 데이타 처리방법.
  13. 제10항에 있어서, 상기 파이프라인의 수가 1이고 웨이트가 없는 경우에 상기 파이프라인 이네이블 신호의 어사트에 의해서 파이프라인 동작의 개시가 검지되고 이에 응답하여 어드레스 밸리드 신호가 어사트되는 동시에 버스스타트 신호가 어드레스 선출수만 어사트되고 파이프라인동작 개시직후의 어드레스데이타가 버스스타트신호에 의해서 1클록으로 래치되고 파이프라인 동작중의 어드레스 데이타는 어드레스 밸리드신호와 데이타콤플리트 신호에 의해서 1클록마다 래치되는 파이프 라인 처리를 사용한 데이타 처리방법.
  14. 제10항에 있어서, 상기 파이프라인의 수가 1이고 데이타콤플리트신호가 1클록 늦게 발생되는 1웨이트의 경우에 상기 파이프라인 이네이블신호의 어사트에 의해서 파이프라인 동작의 개시가 검지되고 이에 응답하여 어드레스 밸리드신호만 어사트되고 파이프라인 동작중의 2번째 이후의 어드레스 데이타는 어드레스 밸리신호와 데이타콤플리트신호에 의해서 래치되고 3번째의 어드레스 이후는 클록마다 래치되는 파이프라인 처리를 사용한 데이타 처리방법.
  15. 제10항에 있어서, 상기 파이프라인의 수가 2이고 웨이트가 없는 경우에 상기 파이프라인 이네이블신호의 어사트에 의해서 파이프라인 동작이 개시되고 개시직후부터 2클록동안만 버스스타트 신호가 어사트되고 파이프라인 동작중의 2개의 어드레스 데이타가 버스스타신호에 의해서 1클록마다 래치되고 4번째의 어드레스 데이타 이후의 나머지 어드레스 데이타가 데이타 콤플리트신호에 의해서 1클록마다 래치되는 파이프라인 처리를 사용한 데이타 처리방법.
  16. 제1항에 있어서, 상기 파이프라인의 수가 2이고 웨이트가 1인 경우에 상기 파이프라인 이네이블 신호의 어사트에 의해서 파이프라인 동작의 개시가 검지되고 이에 응답하여 어드레스 밸리드 신호가 어사트되는 동시에 버스스타트 신호가 선출한 어드레스를 데이타콤플리트 신호와 어드레스 밸리드신호로는 래치할 수 없는 분만 어사트되고 파이프라인 동작 직후의 어드레스 데이타는 버스스타트신호(BS)에 의해서 1클록으로 래치되고 3번째와 5번째의 어드레스 데이타는 어드레스 밸리드신호와 데이타 콤플리트신호에 의해서 1클록마다 래치되고 4번째와 6번째의 어드레스 데이타의 래치는 어드레스 밸리드 신호와 데이타콤플리트신호에 의해서 2클록마다 행해지는 파이프라인 처리를 사용한 데이타 처리방법.
  17. 제10항에 있어서, 상기 파이프라인의 수가 4이고 웨이트가 없는 경우에, 파이프라인 동작의 개시직후부터 4클록동안 버스스타트 신호가 어사트되고, 이 버스스타트신호에 의해서 2번째∼5번째의 어드레스 데이타가 1클록마다 래치되고 나머지 어드레스 데이타는 데이타콜플리트 신호에 의해서 1클록마다 래치되는 파이프라인 처리를 사용한 데이타 처리방법.
  18. 제10항에 있어서, 상기 파이프라인의 수가 4이고 웨이트가 1인 경우에, 6번째의 어드레스 데이타를 제외한 어드레스데이타의 래치가 1클록마다 행해지는 파이프라인 처리를 사용한 데이타 처리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR92700957A 1990-08-24 1992-04-24 Memory access system KR970008600B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22277490A JP3215105B2 (ja) 1990-08-24 1990-08-24 メモリアクセス装置
JP90-222774 1990-08-24
PCT/JP1991/001124 WO1992003791A1 (en) 1990-08-24 1991-08-23 Memory access system

Publications (2)

Publication Number Publication Date
KR920702512A true KR920702512A (ko) 1992-09-04
KR970008600B1 KR970008600B1 (en) 1997-05-27

Family

ID=16787680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92700957A KR970008600B1 (en) 1990-08-24 1992-04-24 Memory access system

Country Status (6)

Country Link
US (1) US5586282A (ko)
EP (1) EP0497986B1 (ko)
JP (1) JP3215105B2 (ko)
KR (1) KR970008600B1 (ko)
DE (1) DE69132584T2 (ko)
WO (1) WO1992003791A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193525B2 (ja) * 1993-05-31 2001-07-30 キヤノン株式会社 情報処理装置
JPH07104944A (ja) * 1993-09-30 1995-04-21 Sony Corp 情報転送装置
US5784705A (en) * 1996-07-15 1998-07-21 Mosys, Incorporated Method and structure for performing pipeline burst accesses in a semiconductor memory
US6212611B1 (en) 1998-11-03 2001-04-03 Intel Corporation Method and apparatus for providing a pipelined memory controller
SE9804529L (sv) * 1998-12-23 2000-06-24 Axis Ab Flexibel minneskanal
US7051264B2 (en) * 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
US6824936B1 (en) 2003-08-05 2004-11-30 Eastman Kodak Company Hindered amine light stabilizer for improved yellow dark stability
US7246215B2 (en) * 2003-11-26 2007-07-17 Intel Corporation Systolic memory arrays
US7392456B2 (en) * 2004-11-23 2008-06-24 Mosys, Inc. Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory
KR101645003B1 (ko) * 2010-02-12 2016-08-03 삼성전자주식회사 메모리 제어기 및 그 메모리 제어기가 탑재된 컴퓨팅 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
JPS6057447A (ja) * 1983-09-09 1985-04-03 Nec Corp メモリアクセス制御方式
JPS618785A (ja) * 1984-06-21 1986-01-16 Fujitsu Ltd 記憶装置アクセス制御方式
JPS61294581A (ja) * 1985-06-22 1986-12-25 Nec Corp メモリアクセス制御装置
US4791552A (en) * 1986-01-29 1988-12-13 Digital Equipment Corporation Apparatus and method for addressing semiconductor arrays in a main memory unit on consecutive system clock cycles
JPH0731669B2 (ja) * 1986-04-04 1995-04-10 株式会社日立製作所 ベクトル・プロセツサ
US4851990A (en) * 1987-02-09 1989-07-25 Advanced Micro Devices, Inc. High performance processor interface between a single chip processor and off chip memory means having a dedicated and shared bus structure
JPS63308656A (ja) * 1987-06-10 1988-12-16 Fujitsu Ltd ブロックアクセス制御装置
JPH01152547A (ja) * 1987-12-09 1989-06-15 Fujitsu Ltd 記憶装置の読み出し制御回路
JPH0619737B2 (ja) * 1988-05-13 1994-03-16 株式会社東芝 メモリアクセス装置
US5125084A (en) * 1988-05-26 1992-06-23 Ibm Corporation Control of pipelined operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller
JPH0657447A (ja) * 1992-08-10 1994-03-01 Sumitomo Metal Ind Ltd 耐チッピング性に優れた自動車外装用鋼板

Also Published As

Publication number Publication date
EP0497986B1 (en) 2001-04-18
EP0497986A1 (en) 1992-08-12
WO1992003791A1 (en) 1992-03-05
JP3215105B2 (ja) 2001-10-02
KR970008600B1 (en) 1997-05-27
JPH04105149A (ja) 1992-04-07
US5586282A (en) 1996-12-17
DE69132584D1 (de) 2001-05-23
DE69132584T2 (de) 2001-08-09
EP0497986A4 (en) 1993-02-24

Similar Documents

Publication Publication Date Title
US5666321A (en) Synchronous DRAM memory with asynchronous column decode
US5201036A (en) Data processor having wait state control unit
KR100627986B1 (ko) 동기식 파이프라인 버스트 메모리 및 그 동작 방법
JPH04230544A (ja) ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置
JPH02745B2 (ko)
JPS5914840B2 (ja) 半導体メモリ試験用パタ−ン発生装置
US20050268024A1 (en) Memory controller for use in multi-thread pipeline bus system and memory control method
KR920702512A (ko) 메모리 억세스 시스템
KR900005456A (ko) 직렬 억세스 메모리 내장형 반도체 메모리 장치
TWI276102B (en) DRAM and refresh method for DRAM
JPH11328007A (ja) 連続ペ―ジ・モ―ドを有するメモリ・コントロ―ラおよびその方法
KR20120069731A (ko) 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법
US3883854A (en) Interleaved memory control signal and data handling apparatus using pipelining techniques
US5526500A (en) System for operand bypassing to allow a one and one-half cycle cache memory access time for sequential load and branch instructions
JPH07248963A (ja) Ｄｒａｍ制御装置
JPH07281948A (ja) メモリ制御装置
JP2987809B2 (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
JP3631557B2 (ja) 半導体メモリ試験装置
JP3167228B2 (ja) Ｖｃｃテーブルのアクセス方法及びバーチャルチャネル変換装置
KR970066911A (ko) 버스제어장치 및 정보처리장치
JPH06124586A (ja) 半導体記憶装置
FI98665C (fi) Signaalin ohjelmalaite
SU1695316A1 (ru) Устройство дл обмена информацией
JPH047761A (ja) メモリアクセス方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071026

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee