KR920017360A - 집적회로용 스위칭 회로 - Google Patents
집적회로용 스위칭 회로 Download PDFInfo
- Publication number
- KR920017360A KR920017360A KR1019920002017A KR920002017A KR920017360A KR 920017360 A KR920017360 A KR 920017360A KR 1019920002017 A KR1019920002017 A KR 1019920002017A KR 920002017 A KR920002017 A KR 920002017A KR 920017360 A KR920017360 A KR 920017360A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- transistors
- source
- input terminal
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims 18
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 사용되는 4메가비트 EPROM의 블럭도.
제2도는 제1도의 EPROM의 메모리 셀 어레이 및 관련 회로의 블럭도.
제3도는 제2도의 장치에 있어서 로우 디코더의 블럭도.
Claims (12)
- 제1전원을 파워버스에 선택으로 접속시키기 위한 스위칭 회로에 있어서, 상기 제1전원에 접속하기 위한 제1입력 터미널, 상기 제1입력 터미널을 제1노드에 접속하기 위한 수단, 상기 제1노드와 상기 파워 버스에 접속된 제1 및 제2소오스/드레인, 게이트, 기판을 갖고, 상기 제1노드를 상기 파워 버스에 접속시키기 위하여 상기 게이트에 인가된 제1제어신호에 응답하여 온되는 제1트랜지스터, 및 상기 제1트랜지스터가 온일 때 상기 기판과 상기 제2소오스/드레인 영역 사이의 접합이 포워드 바잉어싱을 방지하기 위하여 상기 제1트랜지스터의 상기 기판에 접속된 바이어스 회로를 포함하는 것을 특징으로하는 스위칭 회로.
- 제1항에 있어서, 접속을 위한 상기 수단이 제1 및 제2소오스/드레인 영역 게이트 및 기판을 갖는 제2트랜지스터를 포함하고, 상기 제2트랜지스터의 상기 제1소오스/드레인 영역과 상기 기판이 상기 제1입력 터미널에 접속되어 있고, 상기 제2트랜지스터의 상기 제2소오스/드레인 영역이 상기 노드에 접속되어 있고, 상기 제2트랜지스터가 상기 게이트에 인가된 제어 신호에 응답하여 상기 제1입력 터미널을 상기 제1노드에 선택적으로 접속시키는 것을 특징으로 하는 스위칭 회로.
- 제1항에 있어서, 상기 제1트랜지스터가 온일때 상기 바이어스 회로가 상기 기판을 상기 제1입력 터미널에 접속시키고 상기 제1트랜지스터가 오프일 때 상기 바이어스 회로가 상기 기판을 상기 파워 버스에 접속시키는 것을 특징으로 하는 스위칭 회로.
- 제1항에 있어서, 상기 바이어스 회로가 상기 제1입력 터미널과 파워 버스 사이에 직렬로 접속된 소오스-드레인 경로들을 갖는 제2, 제3 및 제4트랜지스터들을 포함하고, 상기 기판이 상기 제3 및 제4트랜지스터들의 소오스-드레인 경로들 사이의 노드에 접속되는 것을 특징으로 하는 스위칭 회로.
- 제4항에 있어서, 상기 제2트랜지스터가 제1소오스/드레인 영역과 상기 제1입력 터미널에 접속된 기판을 갖는 것을 특징으로 하는 스위칭 회로.
- 제4항에 있어서, 상기 제3 및 제4트랜지스터들이 상기 제1트랜지스터의 기판에 접속된 기판을 갖는 것을 특징으로 하는 스위칭 회로.
- 제4항에 있어서, 제2전원에 접속하기 위한 제2입력 터미널 및 상기 제2입력 터미널과 파워 버스 사이에 접속된 소오스/드레인 경로를 갖는 제6트랜지스터를 포함하는 것을 특징으로 하는 스위칭 회로.
- 제7항에 있어서, 상기 제6트랜지스터가 파워 버스에 접속된 기판을 갖는 것을특징으로 하는 스위칭 회로.
- 제8항에 있어서, 제1동작 모드에서 상기 제1, 제2및 제3트랜지스터들이 온이고, 사기 제4및 제5트랜지스터들이 오프인 것을 특징으로 하는 스위칭 회로/
- 전기적 프로그램 가능한 판독 전용 메모리에서, 프로그래밍 전압원과 판독 전압원 중 하나를 파워 버스에 선택적으로 접속시키기 위한 스위칭 회로에 있어서, 프로그래밍 전압원에 접속하기 위한 제1입력 터미널, 판독 전압원에 접속하기 위한 제2입력 터미널, 상기 제1입력 터미널과 파워 버스 사이에 직렬로 접속된 소오스-드레인 경로들을 갖고 제1트랜지스터는 상기 제1입력 터미널에 접속된 기판을 갖는 제1및 제2트랜지스터, 상기 제1입력 터미널과 파워 버스 사이에 직렬로 접속된 소오스-드레인 경로들을 갖고, 제3트랜지스터는 상기 제1입력 터미널에 접속된 기판을 갖고, 제2, 제4 및 제5트랜지스터들은 상기 제4트랜지스터의 소오스-드레인 경로와 상기 제5트랜지스터의 소오스-드레인 경로 사이의 노드에 접속된 기판을 갖는 제3, 제4 및 제5트랜지스터 및, 상기 제2입력 터미널과 파워 버스 사이에 접속된 소오스-경로를 갖고, 파워 버스에 접속된 기판을 갖는 제6트랜지스터를 포함하고 상기 제1, 제2, 제3, 제4, 제5, 및 제6트랜지스터들이 프로그램 모드에서 프로그래밍 제어 신호들을 수신하고 비프로그래밍 모드에서 비프로그래밍 제어 신호들을 수신하기 위한 게이트를 갖고, 상기 제1입력 터미널을 파워 버스와 상기 제2트랜지스터의 상기 기판에 접속하기 위하여 상기 프로그래밍 제어신호들을 응답하여 상기 제1, 제2제3및 제4트랜지스터들이 온되고 제5및 제6트랜지스터들이 오프되고, 상기 제2입력 터미널과 상기 제2트랜지스터의 상기 기판을 파워 버스에 접속하기 위하여 상기 비프로그래밍 제어신호들에 응답하여, 상기 제1, 제2, 제3및 제4 트랜지스터들은 오프되고 제5 및 제6트랜지스터들은 온되는 것을 특징으로 하는 스위칭 회로.
- 제10항에 있어서, 상기 제1, 제2, 제3, 제4, 제5, 및 제6트랜지스터들이 P채널 전계효과 트랜지스터들인 것을 특징으로하는 스위칭회로.
- 제11항에 있어서, 상기 제1 및 제4트랜지스터들이 상기 제1입력 터미널에 접속된 소오스들을 갖고, 상기 제2및 제5트랜지스터들이 파워 버스에 접속된 드레인들을 갖는 것을 특징으로 하는 스위칭 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US655,877 | 1991-02-13 | ||
US07/655,877 US5157280A (en) | 1991-02-13 | 1991-02-13 | Switch for selectively coupling a power supply to a power bus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920017360A true KR920017360A (ko) | 1992-09-26 |
KR100244424B1 KR100244424B1 (ko) | 2000-02-01 |
Family
ID=24630759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920002017A KR100244424B1 (ko) | 1991-02-13 | 1992-02-12 | 집적 회로용 스위칭 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5157280A (ko) |
EP (1) | EP0499110B1 (ko) |
JP (1) | JPH0562486A (ko) |
KR (1) | KR100244424B1 (ko) |
DE (1) | DE69220515T2 (ko) |
TW (1) | TW212864B (ko) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH057149A (ja) * | 1991-06-27 | 1993-01-14 | Fujitsu Ltd | 出力回路 |
EP1168365A3 (en) * | 1991-12-09 | 2004-09-29 | Fujitsu Limited | Negative-voltage bias circuit |
JP3162564B2 (ja) * | 1993-08-17 | 2001-05-08 | 株式会社東芝 | 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置 |
JP2570591B2 (ja) * | 1993-09-16 | 1997-01-08 | 日本電気株式会社 | トランジスタ回路 |
US5430403A (en) * | 1993-09-20 | 1995-07-04 | Micrel, Inc. | Field effect transistor with switchable body to source connection |
EP0660520B1 (en) * | 1993-11-30 | 2004-05-26 | Siliconix Incorporated | Multiple source power supply and method of selecting a power source from among multiple sources of power |
US5536977A (en) * | 1993-11-30 | 1996-07-16 | Siliconix Incorporated | Bidirectional current blocking MOSFET for battery disconnect switching |
US5493244A (en) * | 1994-01-13 | 1996-02-20 | Atmel Corporation | Breakdown protection circuit using high voltage detection |
JP3566745B2 (ja) * | 1994-01-25 | 2004-09-15 | 新日本製鐵株式会社 | 電圧変換装置 |
US5969207A (en) * | 1994-02-02 | 1999-10-19 | Kozyuk; Oleg V. | Method for changing the qualitative and quantitative composition of a mixture of liquid hydrocarbons based on the effects of cavitation |
US7102422B1 (en) * | 1994-04-20 | 2006-09-05 | Nippon Steel Corporation | Semiconductor booster circuit having cascaded MOS transistors |
JP2658916B2 (ja) * | 1994-11-04 | 1997-09-30 | 日本電気株式会社 | 半導体装置の電源切り換え回路 |
GB9423051D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
US5694075A (en) * | 1994-12-30 | 1997-12-02 | Maxim Integrated Products | Substrate clamp for non-isolated integrated circuits |
DE69531771T2 (de) * | 1995-02-22 | 2004-08-05 | Texas Instruments Inc., Dallas | Hochspannungs-Analogschalter |
US5517153A (en) * | 1995-06-07 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Power supply isolation and switching circuit |
EP0782268B1 (en) * | 1995-12-29 | 2002-04-24 | STMicroelectronics S.r.l. | Supply voltages switch circuit |
US5767733A (en) * | 1996-09-20 | 1998-06-16 | Integrated Device Technology, Inc. | Biasing circuit for reducing body effect in a bi-directional field effect transistor |
KR19990071743A (ko) * | 1996-10-01 | 1999-09-27 | 씨. 필립 채프맨 | 고전압레벨시프팅cmos버퍼 |
US5963076A (en) * | 1997-04-14 | 1999-10-05 | Motorola, Inc. | Circuit with hot-electron protection and method |
US5937906A (en) * | 1997-05-06 | 1999-08-17 | Kozyuk; Oleg V. | Method and apparatus for conducting sonochemical reactions and processes using hydrodynamic cavitation |
US6351157B1 (en) | 1997-08-18 | 2002-02-26 | Vantis Corporation | Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process |
US6072351A (en) * | 1997-08-18 | 2000-06-06 | Advanced Micro Devices, Inc. | Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process |
US5931771A (en) * | 1997-12-24 | 1999-08-03 | Kozyuk; Oleg V. | Method and apparatus for producing ultra-thin emulsions and dispersions |
FR2776144B1 (fr) * | 1998-03-13 | 2000-07-13 | Sgs Thomson Microelectronics | Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation |
EP0961288B1 (en) * | 1998-05-29 | 2004-05-19 | STMicroelectronics S.r.l. | Monolithically integrated selector for electrically programmable memory cells devices |
JP2002519809A (ja) * | 1998-06-30 | 2002-07-02 | エスティマイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ | 電気的にプログラム可能なメモリ・セル素子用のモノリシック集積セレクタ |
US6559690B2 (en) * | 2001-03-15 | 2003-05-06 | Micron Technology, Inc. | Programmable dual drive strength output buffer with a shared boot circuit |
JP4863844B2 (ja) * | 2006-11-08 | 2012-01-25 | セイコーインスツル株式会社 | 電圧切替回路 |
US9126176B2 (en) | 2012-05-11 | 2015-09-08 | Caisson Technology Group LLC | Bubble implosion reactor cavitation device, subassembly, and methods for utilizing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4451905A (en) * | 1981-12-28 | 1984-05-29 | Hughes Aircraft Company | Electrically erasable programmable read-only memory cell having a single transistor |
IT1210961B (it) * | 1982-12-17 | 1989-09-29 | Ates Componenti Elettron | Interfaccia d'uscita per circuito logico a tre stati in circuito integrato a transistori "mos". |
JPS60694A (ja) * | 1983-06-15 | 1985-01-05 | Hitachi Ltd | 半導体メモリ |
JPS6020394A (ja) * | 1983-07-14 | 1985-02-01 | Ricoh Co Ltd | 電源切換回路 |
US4716303A (en) * | 1985-05-01 | 1987-12-29 | Sharp Kabushiki Kaisha | MOS IC pull-up circuit |
US4689495A (en) * | 1985-06-17 | 1987-08-25 | Advanced Micro Devices, Inc. | CMOS high voltage switch |
DE3681540D1 (de) * | 1985-08-26 | 1991-10-24 | Siemens Ag | Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator. |
US4791317A (en) * | 1986-09-26 | 1988-12-13 | Siemens Aktiengesellschaft | Latch-up protection circuit for integrated circuits using complementary mos circuit technology |
US4916334A (en) * | 1987-07-29 | 1990-04-10 | Kabushiki Kaisha Toshiba | High voltage booster circuit for use in EEPROMs |
IT1232973B (it) * | 1987-12-01 | 1992-03-11 | Sgs Microelettronica Spa | Dispositivo di commutazione dell'alimentazione di tensione per memorie non volatili in tecnologia mos |
JP2569777B2 (ja) * | 1988-12-16 | 1997-01-08 | 日本電気株式会社 | 入力信号切り換え回路 |
-
1991
- 1991-02-13 US US07/655,877 patent/US5157280A/en not_active Expired - Lifetime
-
1992
- 1992-02-03 EP EP92101715A patent/EP0499110B1/en not_active Expired - Lifetime
- 1992-02-03 DE DE69220515T patent/DE69220515T2/de not_active Expired - Lifetime
- 1992-02-12 KR KR1019920002017A patent/KR100244424B1/ko not_active IP Right Cessation
- 1992-02-13 JP JP2683092A patent/JPH0562486A/ja active Pending
- 1992-07-03 TW TW081105269A patent/TW212864B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0562486A (ja) | 1993-03-12 |
EP0499110A2 (en) | 1992-08-19 |
KR100244424B1 (ko) | 2000-02-01 |
DE69220515T2 (de) | 1998-01-15 |
EP0499110A3 (ko) | 1994-03-09 |
TW212864B (ko) | 1993-09-11 |
US5157280A (en) | 1992-10-20 |
DE69220515D1 (de) | 1997-07-31 |
EP0499110B1 (en) | 1997-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920017360A (ko) | 집적회로용 스위칭 회로 | |
KR900019039A (ko) | 반도체기억장치 | |
KR960009412A (ko) | 레벨 변환 회로 | |
KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
KR970071829A (ko) | 반도체집적회로 | |
KR960012000A (ko) | 부트스트랩회로 | |
KR860000659A (ko) | M0s 스태틱형 ram | |
KR890010906A (ko) | 스태틱 ram의 출력회로 | |
KR950004534A (ko) | 레벨 쉬프터 | |
KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
KR910002127A (ko) | 전원절환회로 | |
KR870002593A (ko) | 불휘발성 반도체 기억장치 | |
KR920017123A (ko) | Eeprom | |
KR870007510A (ko) | 반도체 메모리 소자의 데이타 판독회로 | |
ATE406697T1 (de) | Analogschalter mit zwei komplementären mos- feldeffekttransistoren | |
KR940003448A (ko) | 반도체 기억장치 | |
KR880011805A (ko) | 반도체 집적회로 | |
KR960012462A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
KR970016535A (ko) | 어드레스 디코더 | |
KR970003270A (ko) | 반도체메모리소자의 테스트를 위한 고속 기록회로 | |
KR910003936A (ko) | 스위칭 매트릭스 개폐소자 | |
KR920006986A (ko) | 불휘발성 반도체메모리 | |
KR920022298A (ko) | 레벨 변환 출력 회로 | |
KR870011619A (ko) | 반도체 감지회로 | |
KR940026953A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101029 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |