KR920015733A - 필드 프로그램가능 게이트 어레이 및 그 방법 - Google Patents

필드 프로그램가능 게이트 어레이 및 그 방법 Download PDF

Info

Publication number
KR920015733A
KR920015733A KR1019910025630A KR910025630A KR920015733A KR 920015733 A KR920015733 A KR 920015733A KR 1019910025630 A KR1019910025630 A KR 1019910025630A KR 910025630 A KR910025630 A KR 910025630A KR 920015733 A KR920015733 A KR 920015733A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
programming voltage
output circuit
circuit
Prior art date
Application number
KR1019910025630A
Other languages
English (en)
Other versions
KR100214195B1 (ko
Inventor
첸 퀘잉-롱
쿠완-유 리유 데이비드
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR920015733A publication Critical patent/KR920015733A/ko
Application granted granted Critical
Publication of KR100214195B1 publication Critical patent/KR100214195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

필드 프로그램가능 게이트 어레이 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 논리 모듈 출력 노드 및 안티 휴즈 접속부 어레이의 블럭도, 제2도는 논리 모듈의 입력단 및 안티 휴즈 접속부 어레이의 블럭도, 제3도는 다수의 논리 모듈과 안티 휴즈 접속부가 프로그램가능게이트 어레이를 형성하기 위해 어떻게 상호 접속되는 지를 도시한 도면.

Claims (15)

  1. 안티 휴즈 접속부를 갖는 필드 프로그램가능 게이트 어레이용 논리 모듈에 있어서, 2개의 N-채널 금속산화물 실리콘 트랜지스터를 갖는 풀-업 회로로서 구성되는 출력 회로 및 토템 폴 구조로서 2개이 고전압 트랜지스터를 갖고 있는 입력회로를 포함하고, 상기 출력회로가 상기 출력회로를 안티 휴즈 접속부에 접속시키기 위한 하나의 접속점을 갖고 있고, 상기 입력회로가 상기 입력회로를 안티 휴즈 접속부에 접속시키기 위한 하나의 접속점을 갖고 있는 것을 특징으로 하는 논리 모듈.
  2. 제1항에 있어서, 상기 입력회로 트랜지스터가 후막 산화물 트랜지스터인 것을 특징으로하는 논리 모듈.
  3. 제1항에 있어서, 상기 출력 회로 및 상기 입력 회로가 동작 전압의 약 2배인 프로그래밍 전압을 상기 접속점에서 수신할 수 있는 것을 특징으로 하는 논리 모듈.
  4. 제3항에 있어서, 상기 프로그래밍 전압이 상기 출력 회로의 상기 트랜지스터의 항복 전압 미만인 것을 특징으로 하는 논리 모듈.
  5. 2개의 N-채널 금속 산화물 실리콘 트랜지스터를 각각 갖고 있는 다수의 논리 모듈, 안티 휴즈 접속부의 어레이 및 상기 안티 휴즈 접속부를 경유하여 상기 논리모듈을 접속시키기 위한 산호 접속 라인의 매트릭스를 포함하고, 상기 출력 회로가 상기 출력 회로를 안티 휴즈 접속부에 접속시키기 위한 하나의 접속점을 갖고 있고, 입력 회로를 갖고 있는 각각의 논리 모듈의 토템 폴 구조로서 2개의 고전압 트랜지스터를 갖고 있으며, 상기 입력 회로가 상기 입력 회로를 안티 휴즈 접속부에 접속시키기 위한 하나의 접속점을 갖고 있는 것을 특징으로 하는 필드 프로그램가능 게이트 어레이.
  6. 제5항에 있어서, 프로그래밍 전압과 접지 사이에서 전환시키기 위한 프로그래밍 스위치를 포함하는 것을 특징으로 하는 게이트 어레이.
  7. 제5항에 있어서, 상기 입력 회로 트랜지스터가 후막 산화물 트랜지스터인 것을 특징으로 하는 게이트 어레이.
  8. 제5항에 있어서, 상기 출력 회로 및 상기 입력 회로가 동작전압의 약 2배인 프로그래밍 전압을 상기 접속점에서 수신할 수 있는 것을 특징으로 하는 게이트 어레이.
  9. 제8항에 있어서, 상기 프로그래밍 전압이 상기 출력 회로의 상기 트랜지스터의 항복 전압 미만인 것을 특징으로 하는 게이트 어레이.
  10. 필드 프로그램가능 게이트 어레이를 프로그램하는 방법에 있어서, 2개의 N-채널 금속 산화물 실리콘 트랜지스터를 출력 노드에 갖고 있는 풀-업 트랜지스터를 사용하여 논리 모듈 출력을 안티 휴즈 접속부에 접속시키는 단계, 2개의 고전압 트랜지스터를 입력 노드에 갖고있는 토템 폴 회로를 사용하여 논리 모듈 립력을 안티 휴즈 접속부에 접속시키는 단계 및 상기 안티 휴즈 접속부들 중 선택된 접속부 양단에 프로그래밍 전압을 가함으로써 상기 논리 모듈들을 상호 접속시키는 단계를 포함하고, 상기 프로그래밍 전압이 상기 출력 노드와 상기 입력 노드 양단에도 가해지는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 프로그래밍 전압이 상기 논리 모듈의 동작 전압의 약 2배인 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 상기 프로그래밍 전압이 상기 출력 회로의 상기 N-채널 트랜지스터의 항복 전압 미만인 것을 특징으로 하는 방법.
  13. 제10항에 있어서, 프로그래밍 전압을 가하는 상기 단계가 상기 출력 회로의 상기 트랜지스터를 삼상태로하는 단계 및 상기 접속부의 한측상의 접지에 접속하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제10항에 있어서, 프로그래밍 전압을 가하는 상기 단계가, 한 트랜지스터가 턴 오프되고 다른 한 트랜지스터가 턴 온 되도록 하는 제어신호를 사용하는 상기 접속부들 중 한 접속부상의 접지에 접속을 행하는 상기 출력 회로의 상기 트랜지스터를 전환시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제10항에 있어서, 프로그래밍 전압을 가하는 상기 단계가, 상기 프로그래밍 전압이 상기 접속부와 상기 입력 노드 양단에 가해지도록 상기 접속부들 중 한 접속부를 접지에 접속시키는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910025630A 1991-01-02 1991-12-31 필드 프로그램가능 게이트 어레이 및 그 방법 KR100214195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US636,818 1991-01-02
US07/636,818 US5166557A (en) 1991-01-02 1991-01-02 Gate array with built-in programming circuitry

Publications (2)

Publication Number Publication Date
KR920015733A true KR920015733A (ko) 1992-08-27
KR100214195B1 KR100214195B1 (ko) 1999-08-02

Family

ID=24553453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025630A KR100214195B1 (ko) 1991-01-02 1991-12-31 필드 프로그램가능 게이트 어레이 및 그 방법

Country Status (5)

Country Link
US (1) US5166557A (ko)
EP (1) EP0493937B1 (ko)
JP (1) JPH04317223A (ko)
KR (1) KR100214195B1 (ko)
DE (1) DE69124972T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5302546A (en) * 1991-07-31 1994-04-12 Quicklogic Corporation Programming of antifuses
US5412261A (en) * 1992-04-14 1995-05-02 Aptix Corporation Two-stage programmable interconnect architecture
JP2909328B2 (ja) * 1992-11-02 1999-06-23 株式会社東芝 フィールドプログラマブルゲートアレイ
US5524243A (en) * 1992-12-16 1996-06-04 Rolm Company Parallel programming of field programmable gate array devices
JPH06318864A (ja) * 1993-05-07 1994-11-15 Toshiba Corp フィールドプログラマブルゲートアレイ
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
US5537056A (en) * 1994-09-30 1996-07-16 Actel Corporation Antifuse-based FPGA architecture without high-voltage isolation transistors
US5751162A (en) * 1995-04-06 1998-05-12 Texas Instruments Incorporated Field programmable gate array logic module configurable as combinational or sequential circuits
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US5811870A (en) 1997-05-02 1998-09-22 International Business Machines Corporation Antifuse structure
US7248094B1 (en) 2004-11-24 2007-07-24 Actel Corporation Circuit and method for supplying programming potential at voltages larger than BVDss of programming transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048106B2 (ja) * 1979-12-24 1985-10-25 富士通株式会社 半導体集積回路
US4785199A (en) * 1983-11-28 1988-11-15 Stanford University Programmable complementary transistors
JPS6134967A (ja) * 1984-05-03 1986-02-19 デイジタル　イクイプメント　コ−ポレ−シヨン Ｖｌｓｉ集積回路装置用の入力保護構成体
US4703206A (en) * 1985-11-19 1987-10-27 Signetics Corporation Field-programmable logic device with programmable foldback to control number of logic levels
US4859874A (en) * 1987-09-25 1989-08-22 Fairchild Semiconductor Corp. PLA driver with reconfigurable drive
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers

Also Published As

Publication number Publication date
EP0493937A2 (en) 1992-07-08
EP0493937B1 (en) 1997-03-05
EP0493937A3 (en) 1993-02-24
DE69124972D1 (de) 1997-04-10
KR100214195B1 (ko) 1999-08-02
US5166557A (en) 1992-11-24
JPH04317223A (ja) 1992-11-09
DE69124972T2 (de) 1997-06-12

Similar Documents

Publication Publication Date Title
US3551693A (en) Clock logic circuits
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
JPH06169252A (ja) プログラム可能な論理回路装置
KR920015733A (ko) 필드 프로그램가능 게이트 어레이 및 그 방법
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
GB2278970A (en) Pass transistor multiplexer with reduced propagation delay
US4659948A (en) Programmable logic array
KR960042767A (ko) 반도체 메모리 소자의 스위치 회로
KR930011436A (ko) 응용 회로의 프로그래밍 및 동작시키는 방법
US4550264A (en) Boosting circuit
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR850003045A (ko) 라인 절환 회로 및 그를 사용한 반도체 메모리
KR970063278A (ko) 반도체 메모리
JPH11191727A (ja) パルス整形回路
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR970017149A (ko) 다치 전압 출력 회로 및 액정 구동 회로
KR930006875A (ko) 집적회로
WO1994022221A9 (en) Noninverting bi-cmos gates with propagation delays of a single bi-cmos inverter
US3659118A (en) Decoder circuit employing switches such as field-effect devices
US3676705A (en) Logic circuits employing switches such as field-effect devices
KR960019978A (ko) 펄스 발생기
KR950001992A (ko) 반도체 트랜지스터로 형성된 논리게이트 회로
KR970024538A (ko) 아날로그 지연회로
JPH05218828A (ja) 遅延回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110428

Year of fee payment: 13

EXPY Expiration of term