KR920015643A - 전계효과트랜지스터 - Google Patents

전계효과트랜지스터 Download PDF

Info

Publication number
KR920015643A
KR920015643A KR1019920000324A KR920000324A KR920015643A KR 920015643 A KR920015643 A KR 920015643A KR 1019920000324 A KR1019920000324 A KR 1019920000324A KR 920000324 A KR920000324 A KR 920000324A KR 920015643 A KR920015643 A KR 920015643A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
semiconductor
effect transistor
field effect
Prior art date
Application number
KR1019920000324A
Other languages
English (en)
Other versions
KR960000385B1 (ko
Inventor
시게루 나까지마
Original Assignee
쿠타우찌 노리타카
스미도모덴기고오교오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03002792A external-priority patent/JP3122474B2/ja
Priority claimed from JP03002790A external-priority patent/JP3122472B2/ja
Priority claimed from JP03002791A external-priority patent/JP3122473B2/ja
Priority claimed from JP03002789A external-priority patent/JP3122471B2/ja
Application filed by 쿠타우찌 노리타카, 스미도모덴기고오교오 가부시기가이샤 filed Critical 쿠타우찌 노리타카
Publication of KR920015643A publication Critical patent/KR920015643A/ko
Application granted granted Critical
Publication of KR960000385B1 publication Critical patent/KR960000385B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음

Description

전계효과트랜지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 따른 제1, 제2실시예와 관련한 FET의 단면도, 제9도는 제8도에 나타낸 제1, 제2실시예와 관련한 FET를 생성하는 방법을 도시한 처리공정의 단면도, 제10도는 제1실시예와 관련한 FET의 채널에 인접한 에너지대역, 제11도는 제2실시예와 관련한 FET의 채널에 인접한 에너지대역, 제12도는 본 발명에 따른 제3, 제4실시예와 관련한 FET의 단면도.

Claims (19)

  1. 제1반도체층, 제1반도체층을 실질적으로 격자정합하는 결정성구조를 가지고, 고농도로 n형 불순물을 함유하여 얇게 형성되어 있는 채널층, 채널층을 실질적으로 격자정합하는 결정성구조를 지니고, 채널층보다 전자운반특성이 높은 물질로 이루어진 불순물로 엷게 도우프되어 있는 제2반도체층과, 제2반도체층과 헤테로결합을 이루고, 불순물로 엷게 도우프되어 있으며 게이트전극과 숏트기접촉하고 있는 제3반도체층으로 이루어진 전계효과트랜지스터.
  2. 제1항에 있어서, 제1반도체층은 반도체기판위에 형성되어 있는 것을 특징으로 하는 전계효과트랜지스터.
  3. 제1항에 있어서, 반도체기판과 반도체기판위에 형성된 버퍼층으로 더욱 이루어져, 제1반도체 층이 버퍼층위에 형성되어 있는 것을 특징으로 하는 전계효과트랜지스터.
  4. 제1항에 있어서, 제1반도체층은 불순물로 엷게 도우프되어 있는 것을 특징으로 하는 전계효과트랜지스터.
  5. 제1항에 있어서, 제3반도체층위에 형성되어 있는 접촉층과 접촉층위에 형성되어 있는 오옴 전극으로 더욱 이루어져 있는 것을 특징으로 하는 전계효과트랜지스터.
  6. 제1항에 있어서, 게이트전극이 제3반도체층위에 형성된 리세스상에 형성되어 있는 것을 특징으로 하는 전계효과트랜지스터.
  7. 제1항에 있어서, 채널층은 InP로 이루어지며, 제3반도체층 Aℓ의 조성비 X가 0.4 이상 0.6이하인 AℓxIn1-xAs로 이루어져 있는 것을 특징으로 하는 전계효과트랜지스터.
  8. 제1항에 있어서, 반절연성 InP반도체기판, 상기 반절연성 InP반도체기판상에 형성되며, 미도우프 InP로 이루어져 있는 제1반도체층, 제1반도체층위에 형성되며, 고농도로 Si가 도우프된 n+형 InP로 이루어져 있는 채널층, 채널층위에 형성되며, 미도우프 JnP로 이루어져 있는 제2반도체층, 제2반도체층위에 형성되며, 미도우프 AℓxIn1-xAs(0.4≤X≤0.6)으로 이루어져 있는 제3반도체층, 제3반도체층위에 형성된 n+형 InGaAs로 이루어진 접촉층, 접촉층 및 상기 반도체층위에 형성된 리세스상에 노출되어 있는 상기 제3반도체층과 숏트기접속하고 있는 게이트전극, 및 상기 접촉층위에 형성된 오옴전극으로 더욱 이루어지는 것을 특징으로 하는 전계효과트랜지스터.
  9. 제8항에 있어서, 미도우프 InP로 이루어진 제1, 제2반도체층 대신에 미도우프 InGaAs로 이루어진 제1, 제2반도체층이 사용되는 것을 특징으로 하는 전계효과트랜지스터.
  10. 제8항에 있어서, 제2반도체층과 제3반도체층사이에 미도우프 InGaAs층이 사용되는 것을 특징으로 하는 전계효과트랜지스터.
  11. 제1항에 있어서, 채널층은 GaAs로 이루어져 있으며, 제3반도체층은 Aℓ의 조성비 X가 0이상 0.3이하인 AℓxGa1-xAs로 이루어져 있는 것을 특징으로 하는 전계효과트랜지스터.
  12. 제1항에 있어서, 반절연성 GaAs반도체기판, 반절연성 GaAs반도체기판위에 형성되며, 실질적으로 미도우프된 P-형 GaAs로 이루어진 제1반도체층, 제1반도체층위에 형성되며, 고농도로 Si가 도우프된 n+형 GaAs로 이루어진 채널층, 채널층이에 형성되며, 실질적으로 미도우프된 n-형 GaAs로 이루어진 제2반도체층, 제2반도체층위에 형성되며, 실질적으로 미도우프된 n-형 AℓxGa1-xAs(0 〈 X ≤0.3)로 이루어진 제3반도체층, 제3반도체층위에 형성된 n+형 GaAs로 이루어진 접촉층, 접촉층 및 제3반도체층위에 형성된 리세스상에 노출된 제3반도체층과 숏트키접촉하는 게이트전극 및 접촉층위에 형성된 오옴전극으로 이루어진 전계효과트랜지스터.
  13. 제12항에 있어서, 실질적으로 미도우프된 P-형 GaAs로 이루어진 제1반도체층 대신에 실질적으로 미도우프된 P-형 InGaAs로 이루어진 제1반도체층을 사용하고, 실질적으로 미도우프된 n-형 GaAs로 이루어진 제2반도체층 대신에 실질적으로 미도우프된 n-형 InGaAs로 이루어진 제2반도체층을 사용하는 것을 특징으로 하는 전계효과트랜지스터.
  14. 제1항에 있어서, 채널층은 In조성비 X가 0.45 이상 0.65이하인 Iny의 Ga1-yA|s로 이루어지며, 제3반도체층은 Aℓ의 조성비 X가 0.4이상 0.6이하인 AℓxJ1-xA|s로 이루어지는 것을 특징으로 하는 전계효과트랜지스터.
  15. 제1항에 있어서, 반절연성 InP반도체기판, 반절연성InP 반도체기판을 격자정합하는 미도우프된 AℓInAs로 이루어진 버퍼층, 버퍼층위에 형성되며, 미도우프된 InyGa1-yAs(0.45 ≤Y ≤0.65)로 이루어진 제1반도체층, 제1반도체층위에 형성되며, 고농도로 Si가 도우프된 n+형 InyGa1-yAs로 이루어진 채널층, 채널층위에 형성되며, InyGa1-yAs로 이루어져 있는 제2반도체층, 제2반도체층위에 형성되며, 미도우프된 AℓxIn1-xAs(0.4 〈 X ≤0.6)으로 이루어져 있는 제3반도체층, 제3반도체층위에 형성된 n+형 InGaAs로 이루어진 접촉층, 접촉층 및 상기 반도체층 위에 형성된 리세스상에 노출되어 있는 상기 제3반도체층과 숏트키접촉하고 있는 게이트전극, 및 상기 접촉층위에 형성된 오옴전극으로 더욱 이루어진 것을 특징으로 하는 전계효과트랜지스터.
  16. 제15항에 있어서, 미도우프 InyGa1-yAs로 이루어진 제1, 제2반도체층 대신에 미도우프 InP로 이루어진 제1, 제2반도체층이 사용되는 것을 특징으로 하는 전계효과트랜지스터.
  17. 제1항에 있어서, 채널층은 In의 조성비 Y가 0이상 0.35이하인 InyGa1-yA|s로 이루어져 있으며, 제3반도체층은 Aℓ의 조성비 Y가 0이상 0.3이하인 AℓxGa1-xAs로 이루어져 있는 것을 특징으로 하는 전계효과트랜지스터.
  18. 제1항에 있어서, 반절연성 GaAs반도체기판, 반절연성 GaAs반도체기판을 격자합하는 미도우프된 GaAs로 이루어진 버퍼층, 버퍼층위에 형성되며, 미도우프된 InyGa1-yAs(0 〈y ≤0.35)로 이루어지는 제1반도체층, 제1반도체층위에 형성되며, 고농도로 Si가 도우프된 n+형 InyGa1-yAs로 이루어지는 채널층, 채널층위에 형성되며, 미도우프된 InyGa1-yAs로 이루어지는 제2반도체층, 제2반도체층위에 형성되며, 미도우프된 AℓxGa1-xAs로 이루어지는 제3반도체층, 제3반도체층위에 형성된 n+형 InGaAs로 이루어지는 접촉층, 접촉층과 제3반도체층위에 형성된 리세스상에 노출된 제3반도체층과 숏트키접촉하는 게이트전극, 및 접촉층위에 형성된 오옴전극으로 이루어지는 전계효과트랜지스터.
  19. 제18항에 있어서, 미도우프 InyGa1-yAs로 이루어진 제1, 제2반도체층 대신에 미도우프 GaAs로 이루어진 제1, 제2반도체층을 사용하는 것을 특징으로 하는 전계효과트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000324A 1991-01-14 1992-01-13 전계효과트랜지스터 KR960000385B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP91-2790 1991-01-14
JP03002792A JP3122474B2 (ja) 1991-01-14 1991-01-14 電界効果トランジスタ
JP91-2791 1991-01-14
JP91-2792 1991-01-14
JP03002790A JP3122472B2 (ja) 1991-01-14 1991-01-14 電界効果トランジスタ
JP03002791A JP3122473B2 (ja) 1991-01-14 1991-01-14 電界効果トランジスタ
JP91-2789 1991-01-14
JP03002789A JP3122471B2 (ja) 1991-01-14 1991-01-14 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
KR920015643A true KR920015643A (ko) 1992-08-27
KR960000385B1 KR960000385B1 (ko) 1996-01-05

Family

ID=27453713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000324A KR960000385B1 (ko) 1991-01-14 1992-01-13 전계효과트랜지스터

Country Status (4)

Country Link
US (2) US5436470A (ko)
EP (1) EP0495452A3 (ko)
KR (1) KR960000385B1 (ko)
CA (1) CA2059232A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JP2674539B2 (ja) * 1994-12-21 1997-11-12 日本電気株式会社 電界効果トランジスタ
US5693964A (en) * 1995-07-31 1997-12-02 Matsushita Electronics Corporation Field-effect transistor and fabrication method
US5767539A (en) * 1996-04-05 1998-06-16 Nec Corporation Heterojunction field effect transistor having a InAlAs Schottky barrier layer formed upon an n-InP donor layer
JP3058262B2 (ja) * 1996-11-28 2000-07-04 日本電気株式会社 ヘテロ接合型電界効果トランジスタ
JP3159198B2 (ja) 1999-02-19 2001-04-23 住友電気工業株式会社 電界効果トランジスタ
US6271547B1 (en) * 1999-08-06 2001-08-07 Raytheon Company Double recessed transistor with resistive layer
US6797994B1 (en) 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
KR100542685B1 (ko) * 2001-06-18 2006-01-16 매그나칩 반도체 유한회사 출력버퍼용 연산 트랜스컨덕턴스 증폭기
JP4765211B2 (ja) * 2001-07-06 2011-09-07 住友電気工業株式会社 ｐｉｎ型受光素子
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123364A (ja) * 1984-07-11 1986-01-31 Agency Of Ind Science & Technol 電界効果トランジスタ
JPS61198784A (ja) * 1985-02-28 1986-09-03 Fujitsu Ltd 電界効果型半導体装置
DE3689433T2 (de) * 1985-08-20 1994-04-14 Fujitsu Ltd Feldeffekttransistor.
JPS63218165A (ja) * 1987-03-06 1988-09-12 Tosoh Corp アルカリ電解質型ホルムアルデヒド燃料電池
JP2695832B2 (ja) * 1988-04-20 1998-01-14 株式会社東芝 ヘテロ接合型電界効果トランジスタ
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor

Also Published As

Publication number Publication date
CA2059232A1 (en) 1992-07-15
EP0495452A2 (en) 1992-07-22
KR960000385B1 (ko) 1996-01-05
EP0495452A3 (en) 1993-04-28
US5436470A (en) 1995-07-25
US5508530A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
US4568958A (en) Inversion-mode insulated-gate gallium arsenide field-effect transistors
JPH0554270B2 (ko)
KR920015643A (ko) 전계효과트랜지스터
US4807001A (en) Heterojunction field-effect device
JPS55151363A (en) Mos semiconductor device and fabricating method of the same
EP0200933A1 (en) Heterojunction transistor having bipolar characteristics
JPS55117281A (en) 3[5 group compound semiconductor hetero structure mosfet
Ezis et al. Backgating characteristics of MODFET structures
JPS6242569A (ja) 電界効果型トランジスタ
US4965645A (en) Saturable charge FET
US4962409A (en) Staggered bandgap gate field effect transistor
US4837605A (en) Indium-phosphide hetero-MIS-gate field effect transistor
JPH051083Y2 (ko)
KR860007745A (ko) 화합물 반도체장치
JPH09306929A (ja) 化合物半導体装置
KR960015325B1 (ko) 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터
JP2659181B2 (ja) 半導体装置
JPH01257372A (ja) 絶縁ゲート型電界効果トランジスタ
JPH06124965A (ja) 電界効果トランジスタ
JPS6461059A (en) Semiconductor device
JPH04101436A (ja) 電界効果トランジスタ
JPS6196770A (ja) 半導体装置
JPS62209866A (ja) 半導体装置
EP0275540B1 (en) Staggered bandgap gate field effect transistor
JPH01225173A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee