KR920010959A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR920010959A KR920010959A KR1019900018182A KR900018182A KR920010959A KR 920010959 A KR920010959 A KR 920010959A KR 1019900018182 A KR1019900018182 A KR 1019900018182A KR 900018182 A KR900018182 A KR 900018182A KR 920010959 A KR920010959 A KR 920010959A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon
- oxide film
- film
- gate oxide
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도.
Claims (2)
- 기판위에 제1폴리실리콘막을 일정두께로 형성한 다음 사진 식각공정을 거쳐 폴리실리콘 단차를 형성하는 단계, 상기 제1폴리실리콘막의 단차가 형성되지 않은 측에 필드 산화막을 형성하는 단계, 상기 폴리실리콘 단차위에 게이트 산화막과 제2폴리실리콘 막을 차례로 형성하는 단계, 상기 제2폴리실리콘막을 형성된 두께 이상으로 이방성 건식 식각하여 상기 단차부의 모서리에 폴리실리콘 게이트를 형성하는 단계, 이온주입을 실시하여 소오스/드레인 접합을 형성하는 단계가 차례로 포함됨을 특징으로 하는 모스 트랜지스터 제조방법.
- 제1항에 있어서, 게이트 산화막 형성공정은 약 900℃이상의 온도로 산화성 분위기하에서 열처리하여 진행하므로써 단차모서리 부분에는 게이트 산화막이 라운딩 형태로 형성되도록 함을 특징으로 하는 모스 트랜지스터 제조방법.※ 참고사항：최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018182A KR920010959A (ko) | 1990-11-10 | 1990-11-10 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018182A KR920010959A (ko) | 1990-11-10 | 1990-11-10 | 모스 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920010959A true KR920010959A (ko) | 1992-06-27 |
Family
ID=67537768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900018182A KR920010959A (ko) | 1990-11-10 | 1990-11-10 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920010959A (ko) |
-
1990
- 1990-11-10 KR KR1019900018182A patent/KR920010959A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019171A (ko) | 나이트라이드 층으로 전도층을 덮어 반도체 소자를 제조하는 방법 | |
| KR920010959A (ko) | 모스 트랜지스터 제조방법 | |
| KR920013601A (ko) | 모스 트랜지스터 제조방법 | |
| KR970003447A (ko) | 모스 트랜지스터의 소스/드레인 영역의 어닐링 방법 | |
| KR920007098A (ko) | 절연게이트형 전계효과 트랜지스터의 제조방법 | |
| KR950009978A (ko) | 모스트랜지스터의 제조방법 | |
| KR920015611A (ko) | 씨모스 제조방법 | |
| KR900004035A (ko) | 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR920013767A (ko) | 핫 캐리어 방지 트랜지스터의 제조방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR920007233A (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| JPS63132483A (ja) | 接合ゲ−ト型電界効果トランジスタ及びその製造方法 | |
| KR920020737A (ko) | 인버터용 cmos 트랜지스터 및 그 제조방법 | |
| KR920015424A (ko) | 반도체 제조 방법 | |
| KR910017672A (ko) | 모스패트 제조방법 | |
| KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
| KR950004565A (ko) | 다결정 실리콘 박막 트랜지스터와 그 제조 방법 | |
| KR910016099A (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| KR910020933A (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR920015442A (ko) | 반도체 기억소자 제조방법 | |
| KR930006982A (ko) | 모스펫 (mosfet) 제조 방법 | |
| KR890002991A (ko) | 씨모오스 반도체장치의 제조방법 | |
| KR920007221A (ko) | 스태틱램의 제조방법 | |
| KR920015446A (ko) | 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |