KR910003656A - 반도체메모리 - Google Patents

반도체메모리 Download PDF

Info

Publication number
KR910003656A
KR910003656A KR1019890010566A KR890010566A KR910003656A KR 910003656 A KR910003656 A KR 910003656A KR 1019890010566 A KR1019890010566 A KR 1019890010566A KR 890010566 A KR890010566 A KR 890010566A KR 910003656 A KR910003656 A KR 910003656A
Authority
KR
South Korea
Prior art keywords
counter
circuit
counters
output
state
Prior art date
Application number
KR1019890010566A
Other languages
English (en)
Other versions
KR930004708B1 (ko
Inventor
게이지 마루야마
료스케 마츠오
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910003656A publication Critical patent/KR910003656A/ko
Application granted granted Critical
Publication of KR930004708B1 publication Critical patent/KR930004708B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 반도체메모리를 나타낸 블록회로도.
제2도는 제1도에 도시된 반도체메모리의 동작을 나타낸 파형도.
제3도(a)는 제1도에 도시된 리프레쉬요구제어회로의 구체적인 일례를 나타낸 회로도.
제3도(b)는 제3도(a)에 도시된 리프레쉬요구제어회로에 관한 동작의 일례를 나타낸 타이밍도.

Claims (7)

  1. 반도체메모리회로(10)와, 이 반도체메모리회로(10)의 동작에 관련해서 최소한 카운터의 일부가 동작하는 카운터(2,3). 이 카운터(2,3)의 독립적인 2개의 카운터(2,3)의 출력에서 각 자리비트에 대응되는 출력끼리 비교해서 이 비교결과를 상기 반도체메모리회로(10)의 제어에 이용하도록 출력하는 카운터비교회로(4) 및 상기 카운터 비교회로(4)의 비교 신호 출력에 따라 내부리프레쉬요구신호를 출력하는 리프레쉬요구제어회로(5)를 구비하여 구성된 것을 특징으로 하는 반도체메모리.
  2. 제1항에 있어서, 상기 반도체메모리회로(10)의 메모리셀로서 리프레쉬를 필요로하는 다이나믹형 메모리셀이 사용되고, 상기 카운티부(2,3)의 독립적인 2개의 카운터 중 한쪽의 카운터는 상기 반도체메모리회로(10)의 리프레쉬필요횟수를 카운트하는 반면 다른쪽의 카운터는 상기 반도체메모리회로(10)에서 실제로 실행된 리프레쉬횟수를 카운트하게 되며, 상기 카운터비교회로 (4)의 출력을 이용하면서 상기 반도체메모리회로 (10)에서의 리프레쉬동작을 요구하기 위해 외부적으로 공급하는 리프레쉬요구신호 (ø1)를 시간적으로 선택하도록 제어하는 것을 특징으로 하는 반도체메모리.
  3. 제2항에 있어서, 상기 리프레쉬요구제어회로 (5)는 상기 카운터비교회로(4)로부터 상기 카 운터(2,3)의 출력이 일치된 상태를 나타내는 비교신호가 출력되는 경우 비활성화상태로 제어되는 반면 상기 카운터비교회로 (4)로부터 상기 카운터(2,3)의 출력이 일치되지 않은 상태를 나타내는 비교신호가 출력되는 경우 활성화상태로 제어되면서, 활성화상태시 외부로 부터의 리프레쉬요구신호 (ø1)를 수신해서 내부리프레쉬요구신호 (ø2)를 출력하도록 된 것을 특징으로 하는 반도체메모리.
  4. 제1항 또는 제2항 또는 제3항에 있어서, 상기 카운터 비교회로 (4)는 상기 카운터(2,3)에서 독립적인 2개 카운터의 각 자기비트에 대응되는 출력끼리 비교회로(4)와, 이 비교회로 (4)의 출력측에 부가적으로 접속되어 상기2개 카운터(2,3)에서 공급되는 클럭펄스중 최소한 한 쪽의 클럭펄스에 의해 랫치제어되고, 상기 클럭펄스에의해 상기 카운터(2,3)에서 카운터의 동작상태가 변화된 후 상기 카운터비교회로 (4)의 출력레벨이 안정되기까지는 입력을 폐쇄 해서 종전의 상태를 유지하는 랫치상태로 되며, 상기 비교회로 (4)의 출력레벨이 안정된 후 상기 랫치상태를 해제해서 그 랫치출력이 상기 반도체메모리회로(10)의 제어에 이용되도록 하는 랫치회로(41)가 구비되어 구성된 것을 특징으로 하는 반도체메모리.
  5. 제1항에 있어서, 상기 반도체메모리회로(10)의 메모리셀로서 리프레쉬를 필요로하는 다이나믹형 메모리셀이 사용되고, 상기 카운터부(2,3)의 독립적인 2개의 카운터 중 한쪽의 카운터는 상기 반도체메모리회로(10)의 리프레쉬필요횟수를 카운트하는 반면 다른쪽의 카운터는 상기 반도체메모리회로(10)에서 실제로 실행된 리프레쉬횟수를 카운트하게 되며, 상기 카운터비교회로 (4)의 출력을 이용하면서 상기 반도체메모리회로 (10)에서의 리프레쉬동작을 요구하기 위해 외부적으로 공급하는 리프레쉬요구신호 (ø1)를 시간적으로 선택하도록 제어하는 것을 특징으로 하는 반도체메모리.
  6. 제2항에 있어서, 상기 리프레쉬요구제어회로 (5)는 상기 카운터비교회로(4)로부터 상기 카운터(2,3)의 출력이 일치된 상태를 나타내는 비교신호가 출력되는 경우 비활성화상태로 제어되는 반면 상기 카운터비교회로 (4)로부터 상기 카운터(2,3)의 출력이 일치되지 않은 상태를 나타내는 비교신호가 출력되는 경우 활성화상태로 제어되면서, 활성화상태시 외부로 부터의 리프레쉬요구신호 (ø1)를 수신해서 내부리프레쉬요구신호 (ø2)를 출력하도록 된 것을 특징으로 하는 반도체메모리.
  7. 제1항 또는 제2항 또는 제3항에 있어서, 상기 카운터 비교회로 (4)는 상기 카운터(2,3)에서 독립적인 2개 카운터의 각 자기비트에 대응되는 출력끼리 비교회로(4)와, 이 비교회로 (4)의 출력측에 부가적으로 접속되어 상기2개 카운터(2,3)에서 공급되는 클럭펄스중 최소한 한 쪽의 클럭펄스에 의해 랫치제어되고, 상기 클럭펄스에의해 상기 카운터(2,3)에서 카운터의 동작상태가 변화된 후 상기 카운터비교회로 (4)의 출력레벨이 안정되기까지는 입력을 폐쇄 해서 종전의 상태를 유지하는 랫치상태로 되며, 상기 비교회로 (4)의 출력레벨이 안정된 후 상기 랫치상태를 해제해서 그 랫치출력이 상기 반도체메모리회로(10)의 제어에 이용되도록 하는 랫치회로(41)가 구비되어 구성된 것을 특징으로 하는 반도체메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010566A 1988-07-26 1989-07-26 반도체 메모리 KR930004708B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP63-186287 1988-07-26
JP18628788 1988-07-26
JP63-328168 1988-12-26
JP63328168A JPH0778991B2 (ja) 1988-07-26 1988-12-26 半導体メモリ
JP328168 1988-12-26

Publications (2)

Publication Number Publication Date
KR910003656A true KR910003656A (ko) 1991-02-28
KR930004708B1 KR930004708B1 (ko) 1993-06-03

Family

ID=26503664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010566A KR930004708B1 (ko) 1988-07-26 1989-07-26 반도체 메모리

Country Status (5)

Country Link
US (1) US5031147A (ko)
EP (1) EP0352768B1 (ko)
JP (1) JPH0778991B2 (ko)
KR (1) KR930004708B1 (ko)
DE (1) DE68918193T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821607B2 (ja) * 1990-05-11 1996-03-04 株式会社東芝 ダイナミック記憶装置およびそのバーンイン方法
JP3225531B2 (ja) * 1990-05-15 2001-11-05 セイコーエプソン株式会社 メモリカード
DE69128559T2 (de) * 1990-05-15 1998-06-04 Seiko Epson Corp Speicherkarte
US5233328A (en) * 1990-09-17 1993-08-03 Fmc Corporation Method for processing compacted data
US5157634A (en) * 1990-10-23 1992-10-20 International Business Machines Corporation Dram having extended refresh time
JPH06124587A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
US5365486A (en) * 1992-12-16 1994-11-15 Texas Instruments Incorporated Method and circuitry for refreshing a flash electrically erasable, programmable read only memory
JP3165585B2 (ja) * 1994-05-13 2001-05-14 シャープ株式会社 情報処理装置
US5471188A (en) 1994-10-07 1995-11-28 International Business Machines Corporation Fast comparator circuit
US5557578A (en) * 1995-05-01 1996-09-17 Apple Computer, Inc. Dynamic memory refresh controller and method
US5557577A (en) * 1995-05-01 1996-09-17 Apple Computer, Inc. System and method for performing wake-up operations to a memory
JP3752288B2 (ja) * 1995-12-11 2006-03-08 株式会社ルネサステクノロジ 半導体記憶装置
US6662263B1 (en) 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
US7079422B1 (en) 2000-04-25 2006-07-18 Samsung Electronics Co., Ltd. Periodic refresh operations for non-volatile multiple-bit-per-cell memory
US6396744B1 (en) 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US6856568B1 (en) 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
US7283038B2 (en) 2005-06-14 2007-10-16 International Business Machines Corporation Comparing counter contents for timing critical applications
JP3992449B2 (ja) * 2001-03-29 2007-10-17 富士通株式会社 半導体記憶装置
US6560155B1 (en) * 2001-10-24 2003-05-06 Micron Technology, Inc. System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
US6999368B2 (en) * 2003-05-27 2006-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and semiconductor integrated circuit device
JP4516483B2 (ja) * 2005-06-07 2010-08-04 富士通セミコンダクター株式会社 半導体記憶装置及び情報処理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829664A (en) * 1971-12-29 1974-08-13 Casio Computer Co Ltd Numerical value-ranking apparatus
GB1545117A (en) * 1976-05-25 1979-05-02 Nat Res Dev Comparison apparatus eg for use in character recognition
JPS53121431A (en) * 1977-03-31 1978-10-23 Nec Corp Information processing unit
US4110737A (en) * 1977-08-22 1978-08-29 The Singer Company Character recognition apparatus for serially comparing an unknown character with a plurality of reference characters
JPS5661086A (en) * 1979-10-23 1981-05-26 Toshiba Corp Refresh system for dynamic memory
JPS5884549A (ja) * 1981-11-16 1983-05-20 Nec Corp 無線選択呼出受信機
JPS58182193A (ja) * 1982-04-19 1983-10-25 Toshiba Corp リフレツシユ制御装置
JPS58206939A (ja) * 1982-05-27 1983-12-02 Seiko Instr & Electronics Ltd 電子式体温計
EP0116774B1 (en) * 1982-12-27 1991-07-24 Kabushiki Kaisha Toshiba Semiconductor memory device with a refresh mechanism
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit
JPS6199199A (ja) * 1984-09-28 1986-05-17 株式会社東芝 音声分析合成装置
US4716552A (en) * 1985-03-29 1987-12-29 Advanced Micro Devices, Inc. Method and apparatus for non-destructive access of volatile and non-volatile data in a shadow memory array
JPS621187A (ja) * 1985-06-26 1987-01-07 Toshiba Corp ダイナミツクメモリのアクセス制御方式
CA1286420C (en) * 1987-10-14 1991-07-16 Youssef Alfred Geadah Fifo buffer controller
CA1286421C (en) * 1987-10-14 1991-07-16 Martin Claude Lefebvre Message fifo buffer controller
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ

Also Published As

Publication number Publication date
DE68918193T2 (de) 1995-03-02
DE68918193D1 (de) 1994-10-20
US5031147A (en) 1991-07-09
EP0352768A2 (en) 1990-01-31
EP0352768A3 (en) 1991-11-06
JPH0778991B2 (ja) 1995-08-23
EP0352768B1 (en) 1994-09-14
JPH02126493A (ja) 1990-05-15
KR930004708B1 (ko) 1993-06-03

Similar Documents

Publication Publication Date Title
KR910003656A (ko) 반도체메모리
KR950014089B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
GB1388601A (en) Data stores employing field effect transistors
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
KR970016939A (ko) 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기
KR960032217A (ko) 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법
KR890016442A (ko) 전자시계용 집적회로 및 전자시계
KR880003474A (ko) 디지탈 서보 회로
KR880013320A (ko) 출력펄스 발생장치
JPH03102696A (ja) リフレッシュ制御装置
KR850008238A (ko) 반도체 기억장치
US4087640A (en) Data input control system
KR960015914A (ko) 반도체 기억소자
JPS63123129A (ja) 記憶装置
SU408270A1 (ru) УСТРОЙСТВО дл ПОЛУЧЕНИЯ ПРОИЗВОДНОЙ
SU1495772A1 (ru) Устройство дл кусочно-линейной аппроксимации
JPS5611685A (en) Refresh system
SU409234A1 (ru) Л'\ножительно-делительное устройство время-импульсного типа
SU430371A1 (ru) Датчик случайных чисел
KR0174512B1 (ko) 리플레쉬 타이밍 발생회로
SU373885A1 (ru) Счетчик импульсов на потенциальных элементах
SU1659977A1 (ru) Устройство дл определени положени середины импульса в серии импульсов
KR940020419A (ko) 셀프-리프레쉬 회로
KR100348220B1 (ko) 리프레쉬장치
KR100207481B1 (ko) 데이터 검출을 위한 검출 시간 조정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060601

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee