KR900002463A - 뉴우럴 회로망 용 반도체 셀 - Google Patents

뉴우럴 회로망 용 반도체 셀 Download PDF

Info

Publication number
KR900002463A
KR900002463A KR1019890010655A KR890010655A KR900002463A KR 900002463 A KR900002463 A KR 900002463A KR 1019890010655 A KR1019890010655 A KR 1019890010655A KR 890010655 A KR890010655 A KR 890010655A KR 900002463 A KR900002463 A KR 900002463A
Authority
KR
South Korea
Prior art keywords
floating gate
channel
field effect
gate
cell
Prior art date
Application number
KR1019890010655A
Other languages
English (en)
Inventor
알.카네파 조오지
에이.홀러 마아크
엠.탬 사이먼
Original Assignee
로버트 더블류.리드
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 더블류.리드, 인텔 코오퍼레이션 filed Critical 로버트 더블류.리드
Publication of KR900002463A publication Critical patent/KR900002463A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Neurology (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

뉴우럴 회로망 용 반도체 셀
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 뉴우럴 회로망에 본 발명 셀의 배치를 보여주는 전형적인 종래 기술의 뉴우럴 회로망도,
제 2a도는 본 발명의 원리를 이용한 셀의 전기 회로도, 제2b도는 제2a도의 셀중 일부분을 설명하는 기판의 단면정면도,
제3도는 본 발명 셀의 바람직한 실시예의 전기회로도.

Claims (21)

  1. 제1채널을 정의하는 제1전도성 형인 한 쌍의 공간 분리영역, 상기 제1채널 위에 형성되고 상기 제1채널과 절연된 플로팅 게이트, 및 상기 플로팅 게이트 위에 형성되고 상기 플로팅 게이트와 절연된 제1제어 게이트를 갖추고, 상기 플로팅 게이트에 전하를 이동하게 하는 제1장치 ; 제2채널을 정의하는 제2전도성 형의 한 쌍의 공간 분리된 영역을 갖추며, 상기 플로팅 게이트는 상기 제2채널 위로 확장되고 상기 제2채널과 절연되는 제2장치 ; 회로망에 요구된 세기로 연결하기 위하여 소정 전하로 상기 플로팅 게이트를 충전하기 위한 수준으로 구성되는 것을 특징으로 하는 반도체 셀.
  2. 제1항에 있어서, 상기 셀의 입력은 상기 플로팅 게이트위에 상기 전하에 의해 나타난 인자에 의해 중배되는 것을 특징으로 하는 반도체 셀.
  3. 제2항에 있어서, 상기 제2채널위에 형성되고 상기 제2채널로 부터 절연된 제2제어 게이트를 포함하는 것을 특징으로 하는 반도체 셀.
  4. 제3항에 있어서, 상기 제1 및 제2제어 게이트는 서로 연결되는 것을 특징으로 하는 반도체 셀.
  5. 제4항에 있어서, 상기 플로팅 게이트는 폴리실리콘 부재로 구성되는 것을 특징으로 하는 반도체 셀.
  6. 상기 제1장치에 의해 전기적으로 충전가능한 부재를 구비한 제1장치 ; 기판내에 형성된 한 쌍의 공간 분리 영역을 가지며 그들 사이에 채널을 정의하며, 상기 추전가능한 부재는 상기 공간 분리 영역사이에 상기 채널내에서 전류 흐름에 영향을 미치는 전기장을 주기 위하여 상기 채널위로 뻗어있는 제2장치 ; 상기 공간 분리 영역중 한 곳에 입력 신호를 인가하기 위하여 제1회로 수단 ; 상기 공간 분리 영역2중 다른 한 곳으로부터 출력신호를 받기 위한 제2회로 수단으로 구성되며, 상기 셀은 상기 충전 가능한 부재위의 전하에 의해 나타난 인자에 의해 상기 입력 신호의 중배를 제공하는 것을 특징으로 하는 반도체 셀.
  7. 제6항에 있어서, 상기제2장치는 한쪽이 n-형 장치이고 다른 한쪽은 p-형 장치로 된 한 쌍의 전계효과 장치로 구성되는 것을 특징으로 하는 반도체 셀.
  8. 제6항에 있어서, 상기 제1회로 수단은 상기 입력 신호를 받기 위해 연결된 게이트와 상기 제2장치중 상기한 영역에 연결된 영역 중 한곳을 가지는 전계효과 장치로 구성된 것을 특징으로 하는 반도체 셀.
  9. 제8항에 있어서, 상기 제2전계 효과 장치의 상기 한 영역에 결합된 영역의 한 영역을 갖춘 제3전계효과 장치를 포함하며, 상기 제3전계 효과 장치의 그밖의 영역과 상기 제2전계 효과 장치의 상기 다른 영역은 상기 셀로 부터 차동출력신호를 제공하는 것을 특징으로 하는 반도체 셀.
  10. 제5,6,7항 또는 8항중 어느 하나에 있어서, 상기 충전가능한 부재는 플로팅 게이트로 구성되는 것을 특징으로 하는 반도체 셀.
  11. 제9항에 있어서, 소정 전하로 상기 플로팅 게이트를 충전하기 위한 충전 수단을 포함하는 것을 특징으로 하는 반도체 셀.
  12. 제11항에 있어서, 상기 제2회로 수단을 차동증폭기로 구성되는 것을 특징으로 하는 반도체 셀.
  13. 플로팅 게이트를 갖춘 플로팅 게이트 장치와, 상기 p-채널 및 n-채널 트랜지스터로 구성되며, 상기 플로팅 게이트 위의 전하가 상기 p-채널 및 n-채널 트랜지스터로 흐르는 전류에 영향을 미치도록 상기 플로팅 게이트의 확장으로 이루어지는 것을 특징으로 하는 반도체 셀.
  14. 제13항에 있어서, 상기 n-채널 트랜지스터의 한 단자와 상기 p-채널 트랜지스터의 한 단자는 상보 입력 신호를 받기 위하여 연결되고, 상기 n-채널 트랜지스터와 p-채널 트랜지스터의 다른 단자는 상기 셀로부터 출력신호를 제공하는 것을 특징으로 하는 반도체 셀.
  15. 전기적으로 프로그램될 수 있는 장치에 의해 충전된 플로팅 게이트를 갖춘 전기적으로 프로그램 가능한 플로팅 게이트 장치 ; 제1및 제2공간 분리된 영역과 게이트를 상기 플로팅 게이트 위의 전하는 상기 제1및 제2공간 분리영역 사이에 흐르는 전류에 영향을 미치도록 상기 제1전계 효과 트랜지스터의 게이트와 상기 공간 분리 영역 사이에 상기 플로팅 게이트가 뻗어있는 제1전계 효과 트랜지스터 ; 게이트에서 입력신호를 수신하며, 일영역이 상기 제1전계효과 트랜지스터의 상기 제1영역에 접속되는 제2전계 효과 트랜지스터 ; 제1및 제2공간 분리 영역을 구비하며, 상기 제1영역은 상기 제1전계효과 트랜지스터의 상기 제1영역에 접속되고, 게이트는 상기 제1전계 효과 트랜지스터의 게이트에 접속되는 제3전계 효과 트랜지스터로 구성되며 ; 상기 제1및 제2전계 효과 트랜지스터의 상기 제2영역은 상기 셀로부터 차동출력을 제공하는 것을 특징으로 하는 반도체 셀.
  16. 제15항에 있어서, 상기 플로팅 게이트 장치에 연결되고, 소정 수준으로 상기 플로팅 게이트를 충전하기 위한 충전수단을 포함하는 것을 특징으로 하는 반도체 셀.
  17. 플로팅 게이트 장치에 의해서 전기적으로 충전가능한 플로팅 게이트를 가지는 플로팅 게이트 장치 ; 직렬롤 연결된 제1전도성 형인 제1및 제2트랜지스터 ; 상기 제1및 제2트랜지스터 사이에 연결된 커패시터 ; 상기 트랜지스터중 하나의 게이트와 상기 한 트랜지스터의 채널사이에 상기 플로팅 게이트가 뻗어있고 ; 상기 제 1및 제2트랜지스터의 게이트에 연결되고, 클록펄스를 발생하기 위한 클록 발생 수단으로 구성되는 것을 특징으로 하는 반도체 셀.
  18. 각각이 입력 및 출력을 갖는 다수의 노우드를 가지며, 상기 노우드 각각의 출력은 상기 노우드에 대한 입력의 가중함수인 뉴우럴 회로망에 있어서 ; 플로팅 게이트 장치에 의해 전기적으로 충전될 수 있는 플로팅 게이트를 가지는 플로팅 게이트 장치 ; 기판내에 배치되고 한 쌍의 공간 분리 영역 사이에 채널을 한정하는 1쌍의 공간분리영역을 구비하며, 전계 효과 장치에 흐르는 전류에 영향을 미치는 전기장을 제공하기 위하여 상기 채널 위로 상기 플로팅 게이트가 뻗어 있는 전계 효과 장치 ; 상기 공간 분리 영역중 하나에 입력 신호를 인가하기 위한 수단 ; 및 상기 공간 분리 영역중 다른 한곳으로 부터 출력 신호를 얻기 위한 수단으로 구성되는 것을 특징으로 하는 뉴우럴 회로망.
  19. 뉴우럴 회로망에에서 셀은 ; 플로팅 게이트를 가지는 전기적으로 프로그램가능한 메모리장치 ; 제1전계효과 장치의 채널 영역 위로 상기 플로팅 게이트가 확장되어 있는 제1전전계 효과 장치 ; 입력 신호를 받기 위하여 연결된 게이트를 가지는 제2전계 효과 장치 ; 상기 기억장치와 상기 제1및 제2장치는 직렬로 연결되며 ; 상기 회로망에서 요구된 세기의 연결을 하도록 소정 수준으로 상기 플로팅 게이트를 충전하기 위한 수단으로 구성되는 것을 특징으로 하는 뉴우럴 회로망.
  20. 뉴우럴 회로망에서 연결부를 제공하기 위한 반도체 시냅스에 있어서 ; 플로팅 게이트 메모리 장치 ; 상기 플로팅 게이트가 충전될 때 상기 메모리 장치에 연결되어 소정의 전하 수준으로 상기 플로팅 게이트를 충전하기 위한 충전 수단 ; 상기 시냅스에 대하여 입력 신호를 수신하기 위한 입력 수단으로 구성되며 ; 상기 시냅스를 상기 플로팅 게이트 하부에 전류 제어에 의한 상기 플로팅 게이트 위의 상기 전하로 나타난 인자 만큼 상기 입력신호를 증배시키는 것을 특징으로 하는 반도체 시냅스.
  21. 각각 입력 가산 노우드를 가지는 다수의 연산자 ; 다수의 입력선 ; 몇개의 상기 가산 노우드에 최소한 몇개의 상기 입력선을 연결하기 위한 다수의 연결 수단으로 구성되며, 상기 연결 수단은 ; 전하 저장을 위한 플로팅 게이트 기억장치와 상기 입력선 중 하나의 신호와 상기 플로팅 게이트 위의 전하와의 곱을 나타내는 상기 가산 노우드 중 하나에 출력 전류를 제공하기 위한 수단으로 구성되는 것을 특징으로 하는 뉴우럴 회로망.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010655A 1988-07-27 1989-07-27 뉴우럴 회로망 용 반도체 셀 KR900002463A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/225,035 US5055897A (en) 1988-07-27 1988-07-27 Semiconductor cell for neural network and the like
US225035 1988-07-27

Publications (1)

Publication Number Publication Date
KR900002463A true KR900002463A (ko) 1990-02-28

Family

ID=22843250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010655A KR900002463A (ko) 1988-07-27 1989-07-27 뉴우럴 회로망 용 반도체 셀

Country Status (5)

Country Link
US (2) US5055897A (ko)
JP (1) JP2686825B2 (ko)
KR (1) KR900002463A (ko)
DE (1) DE3924778A1 (ko)
GB (1) GB2221343B (ko)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010512A (en) * 1989-01-12 1991-04-23 International Business Machines Corp. Neural network having an associative memory that learns by example
JP2823229B2 (ja) * 1989-04-05 1998-11-11 株式会社東芝 電子回路、差動増幅回路、及びアナログ乗算回路
US5305250A (en) * 1989-05-05 1994-04-19 Board Of Trustees Operating Michigan State University Analog continuous-time MOS vector multiplier circuit and a programmable MOS realization for feedback neural networks
JP2662559B2 (ja) * 1989-06-02 1997-10-15 直 柴田 半導体装置
US5621336A (en) * 1989-06-02 1997-04-15 Shibata; Tadashi Neuron circuit
JP3122756B2 (ja) * 1991-01-12 2001-01-09 直 柴田 半導体装置
US5594372A (en) * 1989-06-02 1997-01-14 Shibata; Tadashi Source follower using NMOS and PMOS transistors
US5187680A (en) * 1989-06-15 1993-02-16 General Electric Company Neural net using capacitive structures connecting input lines and differentially sensed output line pairs
US5479578A (en) * 1989-06-15 1995-12-26 General Electric Company Weighted summation circuitry with digitally controlled capacitive structures
US5481646A (en) * 1989-07-12 1996-01-02 Ricoh Company, Ltd. Neuron unit and neuron unit network
US5131073A (en) * 1989-07-12 1992-07-14 Ricoh Company, Ltd. Neuron unit and neuron unit network
US4956564A (en) * 1989-07-13 1990-09-11 Intel Corporation Adaptive synapse cell providing both excitatory and inhibitory connections in an associative network
JPH0782481B2 (ja) * 1989-12-26 1995-09-06 三菱電機株式会社 半導体神経回路網
US5122983A (en) * 1990-01-12 1992-06-16 Vanderbilt University Charged-based multiplier circuit
JPH03236275A (ja) * 1990-02-14 1991-10-22 Olympus Optical Co Ltd メモリ素子およびメモリ装置
US5015892A (en) * 1990-03-16 1991-05-14 Motorola, Inc. Asynchronous delay circuit
US5075869A (en) * 1990-06-24 1991-12-24 Intel Corporation Neural network exhibiting improved tolerance to temperature and power supply variations
US5061866A (en) * 1990-08-06 1991-10-29 The Ohio State University Research Foundation Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them
DE69029390T2 (de) * 1990-09-15 1997-06-12 Ibm Programmierbare Schaltung für eine neurale Logik
IT1242142B (it) * 1990-09-20 1994-02-16 Texas Instruments Italia Spa Resistore variabile non volatile, realizzato in circuito integrato, in particolare per la composizione di reti neuronali
US5099156A (en) * 1990-10-02 1992-03-24 California Institute Of Technology Subthreshold MOS circuits for correlating analog input voltages
US5353382A (en) * 1990-10-15 1994-10-04 California Institute Of Technology Programmable synapse for neural network applications
US5615305A (en) * 1990-11-08 1997-03-25 Hughes Missile Systems Company Neural processor element
US5247606A (en) * 1990-12-26 1993-09-21 Intel Corporation Adaptively setting analog weights in a neural network and the like
IT1244910B (it) * 1991-01-31 1994-09-13 Texas Instruments Italia Spa Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.
TW203665B (ko) * 1991-03-21 1993-04-11 Shibata Naoru
US5172204A (en) * 1991-03-27 1992-12-15 International Business Machines Corp. Artificial ionic synapse
US5204872A (en) * 1991-04-15 1993-04-20 Milltech-Hoh, Inc. Control system for electric arc furnace
US5206541A (en) * 1991-04-30 1993-04-27 The Johns Hopkins University Current-mode based analog circuits for synthetic neural systems
US5920851A (en) * 1991-08-13 1999-07-06 The Research Foundation Of State University Of Ny Method for generating a representation of an environment
JP3138299B2 (ja) * 1991-10-08 2001-02-26 ローム株式会社 最大電圧測定装置
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
US5303329A (en) * 1991-12-10 1994-04-12 Synaptics, Incorporated Continuous synaptic weight update mechanism
US5204549A (en) * 1992-01-28 1993-04-20 Synaptics, Incorporated Synaptic element including weight-storage and weight-adjustment circuit
US5247206A (en) * 1992-03-12 1993-09-21 Intel Corporation Neural network accommodating parallel synaptic weight adjustments in a single cycle
US5237210A (en) * 1992-03-12 1993-08-17 Intel Corporation Neural network accomodating parallel synaptic weight adjustments for correlation learning algorithms
JP3269659B2 (ja) * 1992-05-27 2002-03-25 直 柴田 半導体装置
US5298796A (en) * 1992-07-08 1994-03-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nonvolatile programmable neural network synaptic array
JP3421365B2 (ja) * 1992-07-29 2003-06-30 直 柴田 半導体装置
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
US5336937A (en) * 1992-08-28 1994-08-09 State University Of New York Programmable analog synapse and neural networks incorporating same
US5480820A (en) * 1993-03-29 1996-01-02 Motorola, Inc. Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation
US5479574A (en) * 1993-04-01 1995-12-26 Nestor, Inc. Method and apparatus for adaptive classification
KR970007006B1 (ko) * 1993-08-31 1997-05-01 한국전자통신연구원 인공 신경 회로와 패턴 분리 및 인식용 발진 신경 망의 구조
DE69501381T2 (de) * 1994-05-06 1998-06-25 Philips Electronics Nv Halbleitergerät
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
WO1996030855A1 (fr) * 1995-03-24 1996-10-03 Tadashi Shibata Circuit arithmetique a semiconducteurs
KR0172270B1 (ko) * 1995-03-28 1999-02-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법
US5689621A (en) * 1995-04-28 1997-11-18 Michigan State University Modular feedforward neural network architecture with learning
US5754471A (en) * 1995-06-06 1998-05-19 Advanced Micro Devices, Inc. Low power CMOS array for a PLD with program and erase using controlled avalanche injection
JPH0955483A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
US5680341A (en) * 1996-01-16 1997-10-21 Invoice Technology Pipelined record and playback for analog non-volatile memory
EP0809256A3 (en) * 1996-05-21 1999-04-14 Information Storage Devices, Inc. Method and circuit for linearized reading of analog floating gate storage cell
KR100219036B1 (ko) * 1996-09-30 1999-09-01 이계철 저전압형 모스펫 콘트롤링 곱셈기
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US6606267B2 (en) * 1998-06-23 2003-08-12 Sandisk Corporation High data rate write process for non-volatile flash memories
EP0971361B1 (en) 1998-06-23 2003-12-10 SanDisk Corporation High data rate write process for non-volatile flash memories
KR100368317B1 (ko) * 1999-12-28 2003-01-24 주식회사 하이닉스반도체 플래쉬 메모리 소자의 코드저장 셀
US6570212B1 (en) * 2000-05-24 2003-05-27 Lattice Semiconductor Corporation Complementary avalanche injection EEPROM cell
GB0506253D0 (en) * 2005-03-29 2005-05-04 Univ Ulster Electronic synapse device
US7669106B1 (en) * 2006-04-17 2010-02-23 Aquantia Corporation Optimization of low density parity check (LDPC) building blocks using multi-input Gilbert cells
JP4967498B2 (ja) * 2006-07-25 2012-07-04 株式会社デンソー 半導体装置
JP2009080892A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体記憶装置
US8436411B2 (en) * 2009-01-06 2013-05-07 United Microelectronics Corp. Non-volatile memory
CN101783347B (zh) * 2009-01-21 2013-01-09 联华电子股份有限公司 非易失性存储器
US8275728B2 (en) * 2009-11-05 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Neuromorphic computer
US8266085B1 (en) 2012-02-06 2012-09-11 The United States Of America As Represented By The Secretary Of The Army Apparatus and method for using analog circuits to embody non-lipschitz mathematics and properties using attractor and repulsion modes
US9760533B2 (en) 2014-08-14 2017-09-12 The Regents On The University Of Michigan Floating-gate transistor array for performing weighted sum computation
KR102182583B1 (ko) 2016-05-17 2020-11-24 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 어레이를 사용하는 딥러닝 신경망 분류기
US11055607B2 (en) 2016-06-20 2021-07-06 International Business Machines Corporation Neural network using floating gate transistor
WO2018047213A1 (en) 2016-09-09 2018-03-15 National Institute Of Advanced Industrial Science And Technology Variable gain amplifier
US10909449B2 (en) * 2017-04-14 2021-02-02 Samsung Electronics Co., Ltd. Monolithic multi-bit weight cell for neuromorphic computing
DE112018003743T5 (de) * 2017-07-21 2020-04-16 Syntiant Systeme und verfahren zur sparsamkeitsausnutzung
US10586598B2 (en) * 2017-09-14 2020-03-10 Silicon Storage Technology, Inc. System and method for implementing inference engine by optimizing programming operation
US10699779B2 (en) 2017-11-29 2020-06-30 Silicon Storage Technology, Inc. Neural network classifier using array of two-gate non-volatile memory cells
US11361215B2 (en) 2017-11-29 2022-06-14 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
US11409352B2 (en) 2019-01-18 2022-08-09 Silicon Storage Technology, Inc. Power management for an analog neural memory in a deep learning artificial neural network
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US11586898B2 (en) * 2019-01-29 2023-02-21 Silicon Storage Technology, Inc. Precision programming circuit for analog neural memory in deep learning artificial neural network
US11270771B2 (en) 2019-01-29 2022-03-08 Silicon Storage Technology, Inc. Neural network classifier using array of stacked gate non-volatile memory cells
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906296A (en) * 1969-08-11 1975-09-16 Nasa Stored charge transistor
DE2916884C3 (de) * 1979-04-26 1981-12-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Programmierbare Halbleiterspeicherzelle
JPS5929155B2 (ja) * 1979-11-12 1984-07-18 富士通株式会社 半導体記憶装置
FR2543726B1 (fr) * 1983-03-31 1985-06-14 Efcis Cellule de memoire ram non volatile a transistors cmos a grille flottante commune
DE3483765D1 (de) * 1983-09-28 1991-01-31 Toshiba Kawasaki Kk Elektrisch loeschbare und programmierbare nichtfluechtige halbleiterspeicheranordnung mit zwei gate-elektroden.
US4660166A (en) * 1985-01-22 1987-04-21 Bell Telephone Laboratories, Incorporated Electronic network for collective decision based on large number of connections between signals
US4695979A (en) * 1985-09-09 1987-09-22 Texas Instruments Incorporated Modified four transistor EEPROM cell
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor
US4760437A (en) * 1986-01-03 1988-07-26 American Telephone And Telegraph Company, At&T Bell Laboratories Neural networks
US4802103A (en) * 1986-06-03 1989-01-31 Synaptics, Inc. Brain learning and recognition emulation circuitry and method of recognizing events
US4782460A (en) * 1987-04-06 1988-11-01 American Telephone And Telegraph Company, At&T Bell Laboratories Computing apparatus comprising a programmable resistor
US4873661A (en) * 1987-08-27 1989-10-10 Yannis Tsividis Switched neural networks
US4875183A (en) * 1987-11-19 1989-10-17 American Telephone And Telegraph Company, At&T Bell Laboratories Neural networks
US4874963A (en) * 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks

Also Published As

Publication number Publication date
US4950917A (en) 1990-08-21
JPH0274053A (ja) 1990-03-14
DE3924778A1 (de) 1990-02-01
GB2221343A (en) 1990-01-31
GB2221343B (en) 1992-11-18
US5055897A (en) 1991-10-08
JP2686825B2 (ja) 1997-12-08
GB8909351D0 (en) 1989-06-14

Similar Documents

Publication Publication Date Title
KR900002463A (ko) 뉴우럴 회로망 용 반도체 셀
US4321661A (en) Apparatus for charging a capacitor
KR910005794B1 (ko) 반도체 시간 지연소자
TW335548B (en) Voltage detection circuit, power on, of reset circuit and transistor device
KR900015158A (ko) 저전압동작 반도체 집적회로
JPS5598852A (en) Memory device
US4993053A (en) Charge transfer device provided with an improved output stage
KR940017156A (ko) 제어 가능 지연 회로
JPS6435799A (en) Semiconductor integrated circuit
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR880001109A (ko) 집적논리회로
MY102019A (en) A semiconductor memory device.
JPS6425220A (en) Reference voltage generation circuit
KR870007570A (ko) 영속성 메모리 셀 및 그 회로
KR880004579A (ko) 래치업 방지회로를 cmos 직접회로 장치
KR850003046A (ko) 다이나믹 메모리(dynamic memory)
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR920013732A (ko) 고체영상 소자의 출력장치
CA1312956C (en) Cmos digital to analog signal converter circuit
US4374334A (en) Signal comparator apparatus
JPS5942400B2 (ja) 基準波形回路
KR910001775A (ko) 반도체 기억장치
JPH056351B2 (ko)
KR870700181A (ko) 고 신뢰성 상보 논리회로
KR960015591A (ko) Sram 셀

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid