KR960015591A - Sram 셀 - Google Patents
Sram 셀 Download PDFInfo
- Publication number
- KR960015591A KR960015591A KR1019950036135A KR19950036135A KR960015591A KR 960015591 A KR960015591 A KR 960015591A KR 1019950036135 A KR1019950036135 A KR 1019950036135A KR 19950036135 A KR19950036135 A KR 19950036135A KR 960015591 A KR960015591 A KR 960015591A
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- transistor
- source
- sram cell
- power supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Abstract
고밀도 메모리의 6-트랜지스터 SRAM은 2개의 박막 n채널 부하 트랜지스터와 4개의 통상적인 p채널 풀다운 및 액세스 트랜지스터를 포함한다. 반도체 칩에서 구체화된 바와 같이, 본 발명의 셀은 이미 알려진 6-트랜지스더 셀보다 더 단순화되어 있고, 나트륨이온이나 핫 캐리어 에이징의 해로운 영향에 대해 비교적 면역성이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부 도면은 본 발명의 원리에 따라 구성된 SRAM셀의 개략도.
Claims (11)
- 소스, 드레인 및 게이트전극을 구비하고, 그 소스 드레인 경로가 소스, 드레인 및 게이트전극을 구비하는 제1의 p채널 풀 다운 트랜지스터의 소스 드레인 경로에 직렬로 접속되는 제I의 n채널 부하 트랜지스티를 포함하는 제1의 직렬장치, 소스, 드레인 및 게이트전극을 구비하고, 그 소스 드레인 경로가 소스, 드레인 및 게이트 전극을 구비하는 제2의 p채널 풀 다운 트랜지스터의 소스 드레인 경로에 직렬로 접속되는 제2의 n채널 부하 트랜지스터를 포함하는 제2의 직렬장치, 상기 제1의 n채널 트랜지스터와 상기 제1의 p채널 트랜지스터 사이의 직렬 접속내의 제1의 노드점, 상기 제2의 채널 트랜지스터와 상기 제2의 p채널 트랜지스터 사이의 직렬 접속내의 제2의 노드점, 상기 제1의 n채널 트랜지스터의 게이트전극과 상기 제1의 p채널 트랜지스터의 게이트전극을 함께 상기 제2의 노드점에 접속시키는 수단, 상기 제2의 n채널 트랜지스터의 게이트전극과 상기 제1의 p채널 트랜지스터의 게이트전극을 함께 상기 제1의 노드점에 접속시키는 수단, 소스, 드레인 및 게이트전극을 각각 제1 및 제2의 채널 액세스 트랜지스터, 비트선, 상보형 비트선, 워드선, 2개의 직류 전원공급선, 상기 제1의 노드점을 상기 비트선에 접속시키는 상기 제1의 액세스 트랜지스터의 소스 드레인 경로를 포함하는 수단, 상기 제2의 노드점을 상기 상보형 비트선에 접속시키는 상기 제2의 액세스 트랜지스터의 소스 드레인 경로를 포함하는 수단, 상기 액세스 트랜지스터의 케이트전극들을 함께 상기 워드선에 접속시키는 수단과 상기 전원공급선 사이의 상기 제1 및 제2의 직렬장치의 각각을 접속시키는 수단을 포함하는 SRAM셀.
- 제1항에 있어서, 상기 제1 및 제2의 n채널 부하 트랜지스터의 각각은, 사실상 일정한 깊이의 소스 및 드레인영역을 갖는 박막 트랜지스터를 포함하고, 상기 p채널 트랜지스터의 각각은 상기 박막 트랜지스터의 하부에 있는 결정질의 실리콘기판내에 형성된 금속-산화물-반도체 트랜지스터를 포함하는 SRAM셀.
- 제2항에 있어서, 상기 제1 및 제2의 n채널 부하 트랜지스터는 사실상 서로 동일한 SRAM셀.
- 제3항에 있어서, 상기 p채널 풀 다운 및 액세스 트랜지스터는 사실상 서로 동일한 SRAM셀.
- 제4항에 있어서, 상기 제1 및 제2의 n채널 부하 트랜지스터의 소스 및 드레인전극 중 1개에 접속된 전원공급선은 Vss를 나타내고, 기준전위점에 접속되는 SRAM셀.
- 제5항에 있어서, 상기 제1 및 제2의 p채널 풀 다운 트랜지스터의 소스 및 드레인 전극중 1개에 접속된 전원공급선은 VDD를 나타내고, 정(positive)의 직류전압에 접속되는 SRAM셀.
- 제6항에 있어서, 상기 제1 및 제2의 n채널 부하 트랜지스터의 각각은 폭이 약 0.5/㎛이고 전기적 게이트 길이가 약 0.8㎛인 SRAM셀.
- 제7항에 있어서, 상기 제1 및 제2의 p채널 풀 다운 및 액세스 트랜지스터의 각각은 폭이 약 0.5∼1.0/㎛이고 전기적 게이트 길이가 약 0.5/㎛인 SRAM셀.
- 제8항에 있어서, 상기 Vss전원공급선은 접지에 접속되고, 상기 VDD전원공급선은 +3.3볼트에 접속되는 SRAM셀.
- 제9항에 있어서, 상기 Vss전원공급선은 접지에 접속되고, 상기 VDD전원공급선은 +5볼트에 접속되는 SRAM셀.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/326,575 US5521861A (en) | 1994-10-20 | 1994-10-20 | High-speed high-density SRAM cell |
US08/326,575 | 1994-10-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960015591A true KR960015591A (ko) | 1996-05-22 |
Family
ID=23272806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950036135A KR960015591A (ko) | 1994-10-20 | 1995-10-19 | Sram 셀 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5521861A (ko) |
EP (1) | EP0708449A3 (ko) |
JP (1) | JPH08227943A (ko) |
KR (1) | KR960015591A (ko) |
TW (1) | TW273050B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100200765B1 (ko) * | 1996-12-04 | 1999-06-15 | 윤종용 | 레이아웃 면적이 감소되는 sram 셀 |
US5870330A (en) * | 1996-12-27 | 1999-02-09 | Stmicroelectronics, Inc. | Method of making and structure of SRAM storage cell with N channel thin film transistor load devices |
US6172899B1 (en) * | 1998-05-08 | 2001-01-09 | Micron Technology. Inc. | Static-random-access-memory cell |
US6198670B1 (en) | 1999-06-22 | 2001-03-06 | Micron Technology, Inc. | Bias generator for a four transistor load less memory cell |
US6295224B1 (en) | 1999-12-30 | 2001-09-25 | Stmicroelectronics, Inc. | Circuit and method of fabricating a memory cell for a static random access memory |
US6240009B1 (en) * | 2000-02-02 | 2001-05-29 | Hewlett-Packard Company | Asymmetric ram cell |
JP3517411B2 (ja) * | 2002-04-08 | 2004-04-12 | 沖電気工業株式会社 | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4623989A (en) * | 1983-08-31 | 1986-11-18 | Texas Instruments Incorporated | Memory with p-channel cell access transistors |
JPS60151897A (ja) * | 1984-01-18 | 1985-08-09 | Nec Corp | 半導体記憶装置 |
JPH0732200B2 (ja) * | 1990-11-15 | 1995-04-10 | 株式会社東芝 | スタティック型メモリセル |
JPH04345992A (ja) * | 1991-05-24 | 1992-12-01 | Fujitsu Ltd | スタティックram |
US5404326A (en) * | 1992-06-30 | 1995-04-04 | Sony Corporation | Static random access memory cell structure having a thin film transistor load |
-
1994
- 1994-10-20 US US08/326,575 patent/US5521861A/en not_active Expired - Lifetime
-
1995
- 1995-02-21 TW TW084101598A patent/TW273050B/zh active
- 1995-10-11 EP EP95307224A patent/EP0708449A3/en not_active Withdrawn
- 1995-10-19 KR KR1019950036135A patent/KR960015591A/ko not_active Application Discontinuation
- 1995-10-20 JP JP7271660A patent/JPH08227943A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0708449A3 (en) | 1998-01-14 |
TW273050B (en) | 1996-03-21 |
US5521861A (en) | 1996-05-28 |
JPH08227943A (ja) | 1996-09-03 |
EP0708449A2 (en) | 1996-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3182067B2 (ja) | Dram電荷蓄積構造及びdram電荷蓄積構造用電圧昇圧回路 | |
KR970017680A (ko) | 반도체 메모리 장치 | |
US5134581A (en) | Highly stable semiconductor memory with a small memory cell area | |
KR850004879A (ko) | 반도체 메모리 | |
KR19990083348A (ko) | 반도체기억장치및그제조방법 | |
US6870229B2 (en) | Ultra-low power basic blocks and their uses | |
KR870002653A (ko) | 래치 엎 현상을 감소시키는 상보형 반도체장치 | |
KR940020424A (ko) | 정적 반도체 기억 장치 | |
Bhavnagarwala et al. | Dynamic-threshold CMOS SRAM cells for fast, portable applications | |
US4873668A (en) | Integrated circuit in complementary circuit technology comprising a substrate bias generator | |
DE69020461T2 (de) | Halbleiterspeichergerät und Verfahren zu dessen Herstellung. | |
US4725875A (en) | Memory cell with diodes providing radiation hardness | |
KR870002593A (ko) | 불휘발성 반도체 기억장치 | |
KR890015274A (ko) | 비휘발성 ram 셀 | |
KR960015591A (ko) | Sram 셀 | |
KR900001773B1 (ko) | 반도체 집적회로 | |
KR940010081A (ko) | 반도체 메모리장치 | |
US5886921A (en) | Static random access memory cell having graded channel metal oxide semiconductor transistors and method of operation | |
US4122550A (en) | Low power random access memory with self-refreshing cells | |
US5309389A (en) | Read-only memory with complementary data lines | |
JPS6472554A (en) | Dynamic memory circuit | |
KR930017168A (ko) | 트리플웰을 가지는 반도체 메모리 장치 | |
JPS6343901B2 (ko) | ||
KR0179818B1 (ko) | 에스램 | |
US5646883A (en) | Signal sensing circuits for memory system using dynamic gain memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |