IT1244910B - Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico. - Google Patents

Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.

Info

Publication number
IT1244910B
IT1244910B ITRM910075A ITRM910075A IT1244910B IT 1244910 B IT1244910 B IT 1244910B IT RM910075 A ITRM910075 A IT RM910075A IT RM910075 A ITRM910075 A IT RM910075A IT 1244910 B IT1244910 B IT 1244910B
Authority
IT
Italy
Prior art keywords
neuronic
synapses
voltage
transistor
mos transistors
Prior art date
Application number
ITRM910075A
Other languages
English (en)
Inventor
Giulio Marotta
Eros Pasero
Original Assignee
Texas Instruments Italia Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Italia Spa filed Critical Texas Instruments Italia Spa
Priority to ITRM910075A priority Critical patent/IT1244910B/it
Publication of ITRM910075A0 publication Critical patent/ITRM910075A0/it
Priority to US07/828,063 priority patent/US5704014A/en
Publication of ITRM910075A1 publication Critical patent/ITRM910075A1/it
Application granted granted Critical
Publication of IT1244910B publication Critical patent/IT1244910B/it

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Oggetto dell'invenzione è una cella convertitrice tensione-corrente, a transistori MOS, per formare sinapsi di reti neuroniche, in particolare per convertire in corrente la differenza tra una tensione di ingresso (VIN) ed una tensione di ponderazione (VW) della sinapsi, realizzata mediante uno stadio differenziale comprendente un primo transistore (M1) operante come generatore di corrente a cui fanno capo un primo ed un secondo ramo in parallelo, comprendenti rispettivamente un secondo (M2) ed un terzo transistore (M3) collegati in opposizione, alle cui regioni di gate sono applicate rispettivamente la tensione di ingresso (VIN) e la tensione di ponderazione (VW) della sinapsi, ed ai quali sono collegati in serie rispettivamente un quarto (M4) ed un quinto (M5) transistore, in cui il quarto (M4) ed il quinto (M5) transistore sono transistori N-MOS con le regioni di gate cortocircuitale e detto quarto transistore N-MOS (M4) è collegato come diodo, ed in cui la corrente di uscita (IOUT) è prelevata dal nodo di connessione (N) tra detto terzo (N3) e detto quinto (M5) transistore inseriti in serie in detto secondo ramo del circuito ed un condensatore (c) è collegato alla regione di gate di detto terzo transistore (M3) per memorizzare la tensione di ponderazione (VW) della sinapsi applicata al circuito.Vedere Figura 2.
ITRM910075A 1991-01-31 1991-01-31 Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico. IT1244910B (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITRM910075A IT1244910B (it) 1991-01-31 1991-01-31 Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.
US07/828,063 US5704014A (en) 1991-01-31 1992-01-30 Voltage-current conversion circuit employing MOS transistor cells as synapses of neural network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITRM910075A IT1244910B (it) 1991-01-31 1991-01-31 Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.

Publications (3)

Publication Number Publication Date
ITRM910075A0 ITRM910075A0 (it) 1991-01-31
ITRM910075A1 ITRM910075A1 (it) 1992-07-31
IT1244910B true IT1244910B (it) 1994-09-13

Family

ID=11399817

Family Applications (1)

Application Number Title Priority Date Filing Date
ITRM910075A IT1244910B (it) 1991-01-31 1991-01-31 Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.

Country Status (2)

Country Link
US (1) US5704014A (it)
IT (1) IT1244910B (it)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69518326T2 (de) * 1995-10-13 2001-01-18 St Microelectronics Srl Niederspannungsneuronalnetzwerk mit sehr niedrigem Leistungsverbrauch
US6829598B2 (en) 2000-10-02 2004-12-07 Texas Instruments Incorporated Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET
US6501294B2 (en) 2001-04-26 2002-12-31 International Business Machines Corporation Neuron circuit
US9418333B2 (en) 2013-06-10 2016-08-16 Samsung Electronics Co., Ltd. Synapse array, pulse shaper circuit and neuromorphic system
US11741352B2 (en) 2016-08-22 2023-08-29 International Business Machines Corporation Area and power efficient implementation of resistive processing units using complementary metal oxide semiconductor technology
CN109635943B (zh) * 2018-12-13 2022-03-18 佛山眼图科技有限公司 数模混合神经元电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634890A (en) * 1984-09-06 1987-01-06 Thomson Components-Mostek Corporation Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit
US4866645A (en) * 1987-12-23 1989-09-12 North American Philips Corporation Neural network with dynamic refresh capability
US5055897A (en) * 1988-07-27 1991-10-08 Intel Corporation Semiconductor cell for neural network and the like
JP2824780B2 (ja) * 1989-04-18 1998-11-18 科学技術振興事業団 論理回路
US5097141A (en) * 1990-12-12 1992-03-17 Motorola, Inc. Simple distance neuron

Also Published As

Publication number Publication date
US5704014A (en) 1997-12-30
ITRM910075A1 (it) 1992-07-31
ITRM910075A0 (it) 1991-01-31

Similar Documents

Publication Publication Date Title
US4812961A (en) Charge pump circuitry having low saturation voltage and current-limited switch
KR20050041191A (ko) 다단 전압 펌프 회로
JPS60254807A (ja) Ｍｏｓ電流ミラー
KR860000658A (ko) 기억 장치
JPH0269021A (ja) Ｅｃｌ―ｃｍｏｓ変換器
IT1244910B (it) Cella convertitrice tensione-corrente, regolabile, realizzata mediante uno stadio differenziale, a transistori mos. in particolare per formare sinapsi di reti neuroniche e combinazione di tali celle per formare il corredo di sinapsi di un nucleo neuronico.
US7164309B1 (en) Voltage multiplier circuit including a control circuit providing dynamic output voltage control
KR960003067A (ko) Mos 4상한 멀티플라이어
Ogden et al. An “interchange lemma” for context-free languages
JPS6282819A (ja) デイジタル−アナログ変換器
JPH0637624A (ja) レベル変換回路
CN111969993B (zh) 基于CCSA与Sigmoid激活函数复用的电路结构
TWI736458B (zh) 切換電容式電源轉換電路及其轉換控制電路與控制方法
JPS5833633B2 (ja) Ｍｏｓトランジスタ・デコ−ダ
JPH0440020A (ja) Ｄ／ａコンバータ
Silva-Martínez A switched capacitor double voltage generator
Kim et al. An output-boosted 3-ratio switched-capacitor dc-dc converter with 0.5-to-1.8 v output voltage range for low-power iot applications
KR100285503B1 (ko) 선형저항성과스위치를이용한퍼지멤버쉽전자회로
JPH01231661A (ja) スイッチング電源装置
CN102394594B (zh) 数控体偏置型c类反相器
Singor et al. A low-power high-speed 10-bit CMOS-compatible D/A converter
Chaudhry et al. A Voltage Level Shifter Design for High Performance Application in Near Threshold Voltage Regime
JPH089257A (ja) 昇圧回路及びこれを用いた固体撮像装置
JPH0721958B2 (ja) サンプル・ホールド増幅回路
Becerra et al. Hybrid Lyapunov based control of multicellular converters using Port-Hamiltonian modeling

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19960119