KR870700181A - 고 신뢰성 상보 논리회로 - Google Patents

고 신뢰성 상보 논리회로

Info

Publication number
KR870700181A
KR870700181A KR1019860700544A KR860700544A KR870700181A KR 870700181 A KR870700181 A KR 870700181A KR 1019860700544 A KR1019860700544 A KR 1019860700544A KR 860700544 A KR860700544 A KR 860700544A KR 870700181 A KR870700181 A KR 870700181A
Authority
KR
South Korea
Prior art keywords
transistor
logic circuit
high reliability
protective
conductivity type
Prior art date
Application number
KR1019860700544A
Other languages
English (en)
Other versions
KR950009245B1 (ko
Inventor
클레이톤 커쉬 하워드
Original Assignee
마이클 와이. 엡스타인
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 와이. 엡스타인, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 마이클 와이. 엡스타인
Publication of KR870700181A publication Critical patent/KR870700181A/ko
Application granted granted Critical
Publication of KR950009245B1 publication Critical patent/KR950009245B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

고 신뢰성 상보 논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의해 실행된 인버터의 도시도.

Claims (14)

  1. 보다 양성적인 제1전위에 접속하는데 적합한 제1전원 단자와, 보다 음성적인 제2전위에 접속하는데 적합한 제2전원단자 및 제1채널 도전형의 제1전계 효과 트랜지스터 및 상기 도전형에 반대인 제2채널 도전형의 제2전계 효과 트랜지스터를 구비하되, 여기에서 상기 트랜지스터의 게이트는 입력 신호를 수신하는데 적합한 공통 노드에 접속되어 있고, 상기 트랜지스터의 채널은 상기 제1 및 제2전원단자들간에 직렬로 배치되어 있는 집적 회로에 있어서, 상기 회로는 보호성 전위를 접속하는데 적합한 게이트를 가지는 제2도전형의 적어도 하나이상 보호성 트랜지스터를 가지고 있되, 여기에서 상기 보호성 트랜지스터의 드레인은 상기 논리 회로의 출력 노드에 접속되고, 상기 보호성 트랜지스터의 소스는 상기 제2트랜지스터의 드레인에 접속되어, 이로인하여 소정치를 초과하지 않도록 제2트랜지스터의 소스와 드레인간의 전압을 제한하는 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  2. 제1항에 있어서, 상기 트랜지스터가 절연게이트 전계 효과 트랜지스터인 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  3. 제2항에 있어서, 상기 트랜지스터의 게이트 전극은 이산화실리콘을 포함하는 장치에 의해 상기 트랜지스터의 채널로부터 절연되는 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  4. 제3항에 있어서, 상기 트랜지스터의 채널은 필수적으로 실리콘으로 구성된 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  5. 제1항에 있어서, 상기 제2트랜지스터 및 상기 보호성 트랜지스터가 n-채널 전계 효과 트랜지스터인 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  6. 제1항에 있어서, 상기 제2트랜지스터 및 보호성 트랜지스터가 P-채널 전계효과 트랜지스터인 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  7. 제1항에 있어서, 상기 보호성 전위가 상기 제1 및 제2전위간의 차이변화에 대하여 실질적으로 일정한 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  8. 제1항에 있어서, 상기 제1트랜지스터의 대응 제어 전극에 접속된 2개의 제어 전극을 가진 제1도전형의 적어도 하나 이상의 추가의 트랜지스터를 포함하며, 또한 상기 제2트랜지스터의 제어 전극에 직렬로 접속된 2개의 제어 전극을 가진 상기 제2도전형의 적어도 하나이상의 부가의 트랜지스터를 포함하여, 이로 인하여 다중 입력 NAND논리 회로가 얻어지는 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  9. 제1항에 있어서, 상기 제1트랜지스터의 2개의 제어 전극과 직렬로 접속된 2개의 제어 전극을 가진 제1도전형의 적어도 하나 이상의 추가의 트랜지스터를 포함하며, 또한 상기 하나이상의 보호성 트랜지스터와 상기 제2전원 단자간에 접속된 2개의 제어 전극을 가진 상기 제2도전형의 적어도 하나이상의 부가의 트랜지스터를 포함하는 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  10. 제1항에 있어서, 상기 제1 및 제2전위에 의해 한정된 전압에서 작동하는데 적합한 적어도 하나이상의 메모리 셀을 구비하는 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  11. 제10항에 있어서, 상기 메모리 셀이 저장 캐패시터에 접속된 엑세스 트랜지스터와 정보 저장 캐패시터를 구비하는 것을 특징으로 하는 고 신뢰성 상보 논리회로.
  12. 제1항에 있어서, 상기 보호성 전위를 산출하기 위한 회로 수단을 구비하는 것을 특징으로 하는 고 신뢰성 상보 논리회로
  13. 제12항에 있어서, 보호성 전위가 상기 제1 및 제2전위로부터 유도되는 것을 특징으로 하는 고 신뢰성 상보 논리회로
  14. 제1항에 있어서, 전압이 제한되는 상기 소정치는 상기 제1 및 제2전위간의 공치 동작 전압차보다 작은 것을 특징으로 하는 고 신뢰성 상보 논리회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700544A 1984-12-10 1985-11-13 고 신뢰성 상보 논리 회로 KR950009245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68016784A 1984-12-10 1984-12-10
US680,167 1984-12-10
PCT/US1985/002242 WO1986003632A1 (en) 1984-12-10 1985-11-13 High reliability complementary logic

Publications (2)

Publication Number Publication Date
KR870700181A true KR870700181A (ko) 1987-03-14
KR950009245B1 KR950009245B1 (ko) 1995-08-18

Family

ID=24729966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700544A KR950009245B1 (ko) 1984-12-10 1985-11-13 고 신뢰성 상보 논리 회로

Country Status (8)

Country Link
EP (1) EP0204762B1 (ko)
JP (1) JPS62501043A (ko)
KR (1) KR950009245B1 (ko)
CA (1) CA1252520A (ko)
DE (1) DE3581936D1 (ko)
IE (1) IE56899B1 (ko)
SG (1) SG103191G (ko)
WO (1) WO1986003632A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738583B2 (ja) * 1985-01-26 1995-04-26 株式会社東芝 半導体集積回路
NL8702630A (nl) * 1987-11-04 1989-06-01 Philips Nv Geintegreerde digitale schakeling.
NL8702781A (nl) * 1987-11-20 1989-06-16 Philips Nv Geintegreerde logische schakeling met "hot-carrier-stress"-reduktie en instabiliteiten-demping.
IT1225607B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Circuito logico cmos per alta tensione
JPH0454724A (ja) * 1990-06-22 1992-02-21 Sumitomo Electric Ind Ltd 論理回路
US5117125A (en) * 1990-11-19 1992-05-26 National Semiconductor Corp. Logic level control for impact ionization sensitive processes
FR2691307A1 (fr) * 1992-05-18 1993-11-19 Lausanne Ecole Polytechnique F Circuit intermédiaire entre un circuit logique à basse tension et un étage de sortie à haute tension réalisés dans une technologie CMOS standard.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818245A (en) * 1973-01-05 1974-06-18 Tokyo Shibaura Electric Co Driving circuit for an indicating device using insulated-gate field effect transistors
JPS525254A (en) * 1975-07-02 1977-01-14 Hitachi Ltd High voltage resistance mis switching circuit
US4274014A (en) * 1978-12-01 1981-06-16 Rca Corporation Switched current source for current limiting complementary symmetry inverter
JPS59158129A (ja) * 1983-02-28 1984-09-07 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
IE56899B1 (en) 1992-01-15
IE853095L (en) 1986-06-10
EP0204762B1 (en) 1991-02-27
WO1986003632A1 (en) 1986-06-19
EP0204762A1 (en) 1986-12-17
JPS62501043A (ja) 1987-04-23
CA1252520A (en) 1989-04-11
SG103191G (en) 1992-01-17
DE3581936D1 (de) 1991-04-04
KR950009245B1 (ko) 1995-08-18

Similar Documents

Publication Publication Date Title
US4365172A (en) High current static MOS driver circuit with low DC power dissipation
KR870005393A (ko) 반도체 메모리
US3995172A (en) Enhancement-and depletion-type field effect transistors connected in parallel
KR920006991A (ko) 반도체메모리 장치의 고전압발생회로
KR870009553A (ko) 논리회로
KR890008849A (ko) 퓨우즈 상태 검출회로
KR860000659A (ko) M0s 스태틱형 ram
KR850006234A (ko) 반도체 집적회로
US4725746A (en) MOSFET buffer circuit with an improved bootstrapping circuit
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR880001109A (ko) 집적논리회로
KR880004478A (ko) 반도체 기억장치
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
KR870001599A (ko) 메모리의 출력 버퍼 회로
KR860007753A (ko) 반도체 집전회로
EP0218238A1 (en) Differential amplifier circuit
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR900011012A (ko) 반도체 메모리 집적회로
KR910008863A (ko) 반도체 집적회로
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
KR870700181A (ko) 고 신뢰성 상보 논리회로
KR850007170A (ko) 파워-온 검출회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
ES396464A1 (es) Circuito de almacenamiento binario.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee