JP2823229B2 - 電子回路、差動増幅回路、及びアナログ乗算回路 - Google Patents

電子回路、差動増幅回路、及びアナログ乗算回路

Info

Publication number
JP2823229B2
JP2823229B2 JP8470589A JP8470589A JP2823229B2 JP 2823229 B2 JP2823229 B2 JP 2823229B2 JP 8470589 A JP8470589 A JP 8470589A JP 8470589 A JP8470589 A JP 8470589A JP 2823229 B2 JP2823229 B2 JP 2823229B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
transistors
input terminal
control input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8470589A
Other languages
English (en)
Other versions
JPH02264381A (ja
Inventor
健 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8470589A priority Critical patent/JP2823229B2/ja
Priority to US07/500,309 priority patent/US5021693A/en
Priority to DE69028941T priority patent/DE69028941T2/de
Priority to EP90106290A priority patent/EP0395894B1/en
Publication of JPH02264381A publication Critical patent/JPH02264381A/ja
Application granted granted Critical
Publication of JP2823229B2 publication Critical patent/JP2823229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、フローティングゲートの蓄積電荷量を可
塑的に制御することのできる電子回路と、この電子回路
を用いることにより閾値の可塑的な制御ができる差動増
幅回路と、この差動増幅回路を用いることにより乗算係
数を可塑的に制御できるアナログ乗算回路に関する。
（従来の技術） 例えばＡ＊Ｂを行うアナログ乗算回路において、乗算
係数Ａを可塑的に変更しまた保持する機能を設けるなら
ば、生体系神経回路のシナプス接続を電子回路的に実現
することができる。
一般に神経細胞には方向性があり、神経繊維の片側の
細胞の出力を反対側の細胞の入力に伝えるが、各細胞で
は第６図に示すように幾つかの細胞からの入力i1,i2,…
に重みw1,w2,…による重み付けをして加算し、その結果
に基づいて出力outを決定するようにしている。そし
て、重み付け加算結果が大きいと出力は大きくなり、逆
に小さいと出力も小さくなるが、その結果には上下に飽
和特性が現れる。
これを式に表すと、ｆを単調増加、奇関数、飽和特性
を持つ関数とすると、ある神経細胞の出力outは、 out＝ｆ［Σ（重み）×（入力）］ で与えられる。すなわち、神経細胞の電子回路的な実現
においては、（重み）と（入力）との２つのアナログ入
力の乗算回路を必要とする。
従来、この様な神経細胞の電子回路的な実現のために
利用されるアナログ乗算回路としては、第７図に示すよ
うなギルバートマルチプライヤがよく知られている。
この従来のアナログ乗算回路は、一対の第一と第二の
トランジスタQ1,Q2それぞれのドレイン端を共に第一の
端子N1に接続して第一の差動対を構成し、この第一の端
子N1に電流源Ｓを接続している。
また、一対の第三及び第四のトランジスタQ3,Q4それ
ぞれのドレイン端を共に第二の端子N2に接続して第二の
差動対を構成し、さらに一対の第五及び第六のトランジ
スタQ5,Q6それぞれのドレイン端を第三の端子N3に接続
して第三の差動対を構成し、この第二の端子N2を第一の
トランジスタQ1のソース端に接続し、第三の端子N3を第
二のトランジスタQ2のソース端に接続し、第三及び第五
のトランジスタQ3,Q5それぞれのソース端を共に第四の
端子N4に接続し、この第四の端子N4に抵抗R1を介して電
源Ｅを接続し、第四及び第六のトランジスタQ4,Q6それ
ぞれのソース端を共に第五の端子N5に接続し、この第五
の端子N5に抵抗R2を介して電源Ｅを接続している。
そして、第一のトランジスタQ1の通常ゲート端に第一
の正入力端IN11を接続し、第二のトランジスタQ2の通常
ゲート端に第一の負入力端IN12を接続し、第三及び第六
のトランジスタQ3,Q6それぞれの通常ゲート端を共に第
二の正入力端IN21に接続し、第四及び第五のトランジス
タQ4,Q5それぞれの通常ゲート端を第二の負入力端IN22
に接続し、さらに第四の端子N4を正出力端OT1に接続
し、第五の端子N5を負出力端OT2に接続している。
この様な構成を備える従来のアナログ乗算回路では、
第一の正入力端IN11と第一の負入力端IN12とに与えられ
る相補信号である第一の入力と、第二の正入力端IN21と
第二の負入力端IN22に与えられる相補信号である第二の
入力との乗算結果が正出力端OT1と負出力端OT2とに相補
出力として現れるようになっている。
しかしながら、このような従来のアナログ乗算回路で
は、次のような問題点があった。
上記の（重み）×（入力）の乗算を行うことはできる
が、一般に神経細胞における重みは可塑的な量であり、
学習時には変化し、記憶時には長期間保持されるもので
ある。しかしながら、例えば前記のギルバートマルチプ
ライヤでは第一の入力端IN11,IN12に対する第一の入力
を取り去ると、この入力を次の学習時まで保持しておき
たいと考えても、出力端OT1,OT2にその影響が現れ、乗
算結果が直ちに変化してしまい、神経細胞の電子回路的
実現において必要とされる「学習時には変化し、記憶時
には長期間保持される」という機能を実現することが困
難であった。
一方、状態を可塑的に変化させる回路としてフローテ
ィングゲートを有するトランジスタを用いた記憶回路が
従来から知られている。
第８図はこの様なフローティングゲートを有するトラ
ンジスタの構造断面図であり、Ｐ型基板Ｐにソース端
Ｓ、ドレイン端Ｄ、制御ゲート端Ｇを設けると共に、基
板Ｐに極めて近接したフローティングゲートFGを設けて
いる。
このトランジスタの場合、情報の記憶は次のようにし
て行われる。
ソース端Ｓを接地電位とし、制御ゲート端Ｇに高電圧
を印加した場合、ソース端Ｓからフローティングゲート
FGに電子が移動する。これは、Fowler-Nordheim電流と
呼ばれているトンネル電流である。したがって、この場
合、フローティングゲートFGは負に帯電し、制御ゲート
端Ｇ、ソース端Ｓ、ドレイン端Ｄで構成されるMOSトラ
ンジスタの閾値が下がったことと等価な現象が起き、一
般にソース端Ｓ、制御ゲート端Ｇを通常の電圧条件に戻
した場合、この閾値は長期間保持される。
また、ソース端Ｓに高電圧を印加し、制御ゲート端Ｇ
を接地すると、上述とは逆向きのFowler-Nordheim電流
が流れ、フローティングゲートFGから電子を引き抜くこ
とができる。したがって、制御ゲート端Ｇ、ソース端
Ｓ、ドレイン端Ｄで構成されるMOSトランジスタの閾値
が上がることになる。
しかしながら、この様なフローティングゲートを有す
るトランジスタの用途としては、電気的な書き換え可能
なEEPROMと呼ばれるメモリ集積回路や、第９図に示すよ
うに一対のフローティングゲートを持つトランジスタTr
1,Tr2のうち、一方のトランジスタTr1によりフローティ
ングゲートの蓄積電荷量を制御して、他方のトランジス
タTr2の閾値を同時に変化させ、MOSトランジスタの閾値
の製造時に生ずる品質のばらつきを補正するような用途
が知られているだけである。
（発明が解決しようとする課題） 上述のように、従来のアナログ乗算回路では、神経細
胞の電子回路的な構成に用いるものとして可塑的に重み
を変化させ、また保持させる機能を容易に持たせること
のできる電子回路は知られておらず、またフローティン
グゲートを有するトランジスタをこの様なアナログ乗算
回路に用いることも知られていなかった。
この発明は、このような従来の問題点に鑑み成された
もので、フローティングゲートを有するトランジスタの
特徴を利用してフローティングゲートの蓄積電荷量を制
御することのできる電子回路、この電子回路の応用によ
り閾値の制御のできる差動増幅回路、及びこの差動増幅
回路の応用により（重み）×（入力）の乗算における重
みの書き換えが可能であり、しかもいったん書き換えた
重みを長期間保持することのできるアナログ乗算回路を
提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明の請求項１の電子回路は、フローティングゲ
ートを有する第一のトランジスタの通常ゲート端と、フ
ローティングゲートを有する第二のトランジスタのソー
ス端及びドレイン端とを共に第一の制御入力端に接続
し、前記第一のトランジスタのソース端及びドレイン端
と、前記第二のトランジスタの通常ゲート端とを第二の
制御入力端に接続し、前記第一及び第二の制御入力端に
与えられる入力の大小により前記第一及び第二のトラン
ジスタのそれぞれのフローティングゲートの蓄積電荷量
を制御するようにしたものである。
この発明の請求項２の差動増幅回路は、フローティン
グゲートを有する第一のトランジスタの通常ゲート端
と、フローティングゲートを有する第二のトランジスタ
のソース端及びドレイン端とを共に第一の制御入力端に
接続し、前記第一のトランジスタのソース端及びドレイ
ン端と、前記第二のトランジスタの通常ゲート端とを第
二の制御入力端に接続し、 フローティングゲートを有する一対の第三及び第四の
トランジスタそれぞれのソース端を共に第一の端子に接
続し、この第一の端子と電源端又は接地端との間に電流
源を設け、前記第一及び第三のトランジスタのフローテ
ィングゲート同士を接続し、前記第二及び第四のトラン
ジスタのフローティングゲート同士を接続し、前記第三
のトランジスタの通常ゲートを正入力端に接続し、前記
第四のトランジスタの通常ゲートを負入力端に接続した
ものである。
この発明の請求項３のアナログ乗算回路は、フローテ
ィングゲートを有する第一のトランジスタの通常ゲート
端と、フローティングゲートを有する第二のトランジス
タのソース端及びドレイン端とを共に第一の制御入力端
に接続し、前記第一のトランジスタのソース端及びドレ
イン端と、前記第二のトランジスタの通常ゲート端とを
第二の制御入力端に接続し、 フローティングゲートを有する一対の第三及び第四の
トランジスタそれぞれのソース端を共に第一の端子に接
続して第一の差動対を構成し、この第一の差動対の第一
の端子と電源端又は接地端との間に電流源を設け、前記
第一及び第三のトランジスタのフローティングゲート同
士を接続し、前記第二及び第四のトランジスタのフロー
ティングゲート同士を接続し、前記第三のトランジスタ
の通常ゲートを第一の正入力端に接続し、前記第四のト
ランジスタの通常ゲートを第一の負入力端に接続し、 一対の第五及び第六のトランジスタそれぞれのソース
端を共に第二の端子に接続して第二の差動対を構成し、
この第二の差動対の第二の端子を前記第三のトランジス
タのドレイン端と接続し、一対の第七及び第八のトラン
ジスタそれぞれのソース端を共に第三の端子に接続して
第三の差動対を構成し、この第三の差動対の第三の端子
を前記第四のトランジスタのドレイン端と接続し、前記
第五及び第八のトランジスタそれぞれの通常ゲート端を
共に第二の正入力端に接続し、前記第六及び第七のトラ
ンジスタそれぞれの通常ゲート端を共に第二の負入力端
に接続し、前記第五及び第七のトランジスタそれぞれの
ドレイン端を共に正出力端子に接続し、前記第六及び第
八のトランジスタのドレイン端を共に負出力端子に接続
したものである。
（作用） この発明の請求項１の電子回路では、第一の制御入力
端に印加する制御入力の電位を第二の制御入力端に印加
する制御入力の電位よりも高くバイアスし、しかもFowl
er-Nordheim電流が流れる条件に設定すると、第一のト
ランジスタにおいてはそのフローティングゲートに電子
が注入され、同時に、第二のトランジスタにおいてはそ
のフローティングゲートから電子が引き抜かれる。ま
た、逆に第二のトランジスタの方を高い電位にバイアス
すると、第二のトランジスタのフローティングゲートに
電子が注入され、第一のトランジスタのフローティング
ゲートから電子が引き抜かれる。
こうして、第一のトランジスタと第二のトランジスタ
の間で、第一と第二の制御入力に相補的な信号を印加す
ることによりフローティングゲートに蓄積される電荷量
を相補的に変化させることができ、しかもいったん与え
られた電荷量を次の制御信号が印加されるまで保持し続
けることができる。
この発明の請求項２の差動増幅回路では、請求項１の
電子回路により与えられた第一及び第二のトランジスタ
それぞれのフローティングゲートに蓄積されている電荷
が、これらのフローティングゲートそれぞれに接続され
ている第三のトランジスタのフローティングゲート及び
第四のトランジスタのフローティングゲートに与えら
れ、第三のトランジスタと第四のトランジスタとで構成
する差動対の閾値を設定することになる。
そして、前記第一のトランジスタ及び第二のトランジ
スタのフローティングゲートそれぞれに蓄積された電荷
量は次の制御入力が与えられるまで一定のものに保持し
続けることができ、差動対の閾値も一定値に保持でき
る。そして、閾値の変更が必要になった場合には、第一
のトランジスタ及び第二のトランジスタに対する第一の
制御入力と第二の制御入力との相補的な信号を新たに印
加することにより閾値の新たな設定や変更ができる。
この発明の請求項３のアナログ乗算回路では、第一の
差動対を構成する第三及び第四のトランジスタの閾値を
第一及び第二のトランジスタのフローティングゲートに
対する蓄積電荷量の変更により変化させることができる
ので、第一の正入力端及び第一の負入力端に与えられる
第一の相補入力信号に対してその閾値の変更により増幅
特性を変化させることができる。
そして、第一差動対の第三のトランジスタのドレイン
端の増幅信号は第二差動対の第二の端子に与えられ、第
二の差動対の第五及び第六のトランジスタによりさらに
増幅され、同時に、第一差動対の第四のトランジスタの
ドレイン端の増幅信号も第三差動対の第三の端子に与え
られ、第三の差動対の第七及び第八のトランジスタによ
りさらに増幅される。
この第二の差動対の増幅特性、第三の差動対の増幅特
性はそれらの差動対の各トランジスタの通常ゲートに印
加される第二の正入力及び第二の負入力により制御する
ことができ、結局、第一の入力を第二の入力で乗算した
結果としての相補信号が正出力端と不出力端との間に得
られることになる。
そこで、このアナログ乗算回路を神経細胞の電子回路
構成に利用する場合、第一の正入力端と負入力端とを等
電圧にバイアスし、第三のトランジスタのドレイン端、
第四のトランジスタのドレイン端に流れる電流の分流比
を重みとして設定すると、この重みは閾値の変更により
変化させることができ、しかも閾値は第一及び第二のト
ランジスタに対する第一の制御入力と第二の制御入力に
印加する信号により変化させることができるため、第一
及び第二の制御入力端への制御入力信号の印加により重
みの変更ができ、しかも変更を必要としない時には制御
入力信号を取り去ることにより常にフローティングゲー
トに一定の蓄積電荷を保持しておくことができ、閾値も
一定に保つことができる。この結果、重みの変更が必要
になった時にのみ第一トランジスタ及び第二トランジス
タに対して所定の第一の制御入力、第二の制御入力を印
加するだけで済ませることができる。
（実施例） 以下、この発明の実施例を図に基づいて詳説する。
第１図はこの発明の請求項１の電子回路を示してお
り、フローティングゲートを有する第一のトランジスタ
TR1の通常ゲート端とフローティングゲートを有する第
二のトランジスタTR2のソース端及びドレイン端とを共
に第一の制御入力端CT1に接続し、第一のトランジスタT
R1のソース端及びドレイン端と第二のトランジスタのTR
2の通常ゲート端とを共に第二の制御入力端CT2に接続し
ている。
そして、この電子回路では、第２図に示すような制御
入力を第一、第二制御入力端CT1,CT2それぞれに与える
と、初めに第一の制御入力端CT1の電位の方が第二の制
御入力端CT2の電位に比較して高電位にバイアスされ、
しかもFowler-Nordheim電流が流れる条件を満たしてい
れば、第一のフローティングゲートを有するトランジス
タTR1においては、そのフローティングゲートには電子
が注入され、同時に第二のフローティングゲートを有す
るトランジスタTR2においては、そのフローティングゲ
ートから電子が引き抜かれる。そして、逆に第一の制御
入力端CT1の電位よりも第二の制御入力端CT2の電位の方
を高くバイアスすると、第二のトランジスタTR2のフロ
ーティングゲートに電子が注入され、第一のトランジス
タTR1のフローティングゲートから電子が引き抜かれる
ことになる。
つまり、第一及び第二の制御入力端CT1,CT2に相補信
号を印加すると、第一及び第二のトランジスタTR1,TR2
の各フローティングゲートに蓄積される電荷量を制御入
力に応じて相補的に変化させることができ、しかもこの
様に第一及び第二の制御入力によりトランジスタTR1,TR
2の各フローティングゲートに所定の電荷を蓄積させた
後は、次に新たに制御入力を与えるまでの間、制御入力
端CT1,CT2を切り離したとしても以前に蓄積された電荷
量を保持し続けることができる。
第３図はこの発明の請求項２の差動増幅回路の実施例
を示しており、第１図に示した電子回路を構成するフロ
ーティングゲートを有する第一及び第二のトランジスタ
TR1,TR2を含み、さらに差動対を構成する第三及び第四
のトランジスタTR3,TR4を備えている。
そして、これらのトランジスタTR3,TR4のドレイン端
同士を第一の端子N1で接続し、この第一の端子N1と接地
端との間に電流源Ｓを設けている。また、これらのトラ
ンジスタTR3,TR4それぞれのフローティングゲートを前
記電子回路を構成する第一及び第二のトランジスタTR1,
TR2それぞれのフローティングゲートと接続している。
さらに、第三のトランジスタTR3の通常ゲート端に第
一の正入力端IN11を接続し、第四のトランジスタTR4の
通常ゲート端に第一の負入力端IN12を接続し、これらの
入力端IN11,IN12に相補信号を入力するようにしてあ
る。
この差動増幅回路では、閾値Vth1,Vth2を設定するた
めに、まず電子回路の第一制御入力端CT1と第二制御入
力端CT2とに印加する制御信号により、第一及び第二の
トランジスタTR1,TR2それぞれのフローティングゲート
の蓄積電荷量を調整する。
このトランジスタTR1,TR2のフローティングゲートの
蓄積電荷量の調整により、これらのフローティングゲー
トと接続されているトランジスタTR3,TR4のフローティ
ングゲートに与えられる電荷量が変化することになり、
このトランジスタTR3,TR4のフローティングゲートの蓄
積電荷量の変化により閾値に変化がもたらされる。いま
第３図において、第一の正入力端IN11と第一の負入力端
IN12とを等電位にバイアスした場合、第三のトランジス
タTR3と第四のトランジスタTR4との閾値Vth1,Vth2であ
るとすると、それらのソース電流I1,I2は次のようにな
る。
I1＝β(Vgs-Vth1)2 I2＝β(Vgs-Vth2)2 ここで、βは定数、VgsはトランジスタTR3,TR4それぞ
れのゲート・ソース電位である。
そこで、第一のトランジスタTR1のフローティングゲ
ートの蓄積電荷を上げた場合、Ｎ型トランジスタであれ
ば、第三のトランジスタTR3の閾値Vth1も高くなり、逆
に第四のトランジスタTR4の閾値Vth2は低くなり、この
結果、第三のトランジスタのTR3の分流比は低くなり、
逆に第四のトランジスタTR4の分流比は上昇する。そし
て、このような第三及び第四のトランジスタのTR3,TR4
の分流比の変化により差動増幅特性も変化させることが
でき、その増幅特性は電子回路における第一制御入力端
CT1、第二制御入力端CT2に印加する制御入力により可塑
的に変化させることができるのである。
第４図はこの発明の請求項３のアナログ乗算回路の実
施例を示しており、第３図に示した差動増幅回路の構成
を含むアナログ乗算回路であり、したがって第１図に示
した電子回路の構成をも含んでいる。
電子回路部分は第一及び第二のトランジスタTR1,TR2
を第１図と同様に結線し、一対の差動対を構成する第三
及び第四のトランジスタTR3,TR4も第３図と同様に結線
し、差動増幅回路を構成している。
そして、一対の第五及び第６のトランジスタTR5,TR6
はそれぞれソース端を共に第二の端子N2に接続して差動
対を構成し、この第二の端子N2に第三のトランジスタTR
3のドレイン端を接続している。また、一対の第７及び
第８のトランジスタTR7,TR8はそれぞれソース端を共に
第三の端子N3に接続して差動対を構成し、この第三の端
子N3に第四のトランジスタTR4のドレイン端を接続して
いる。
また、第五及び第七のトランジスタTR5,TR7のドレイ
ン端は共に第四の端子N4に接続し、第六及び第八のトラ
ンジスタTR6,TR8のドレイン端は共に第五の端子N5に接
続してある。
これらの第四の端子N4、第五の端子N5はそれぞれ電源
Ｅに抵抗R1,R2を介して接続し、またここから正出力端O
T1、不出力端OT2が引き出してある。
さらに第五のトランジスタTR5及び第八のトランジス
タTR8の通常ゲートは共に第二の正入力端IN21に接続
し、第六及び第七のトランジスタTR6,RT7の通常ゲート
は共に第二の負入力端IN22に接続してある。
この第４図のアナログ乗算回路では、始めに第一の制
御入力端CT1と第二の制御入力端CT2とに第１図の電子回
路で説明したように所定のバイアス電位を与え、第一及
び第二のトランジスタTR1,TR2それぞれのフローティン
グゲートに電荷を蓄積し、これにより第３図の差動増幅
回路で説明したように第三及び第四のトランジスタTR3,
TR4の閾値Vth1,Vth2を所定の値に設定することにより分
流比を決定すると共に、第一の正入力端IN11と第一の負
入力端IN12とを等電位に接続する。
そして、この差動増幅回路から得られる分流された電
流I1,I2に対して、第二の正入力端IN21、第二の負入力
端IN22から与えられる正入力及び負入力に従って切り替
わる第五〜第八のトランジスタTR5〜TR8によって増幅す
る。
そこで、第四の端子N4、第五の端子N5の電圧を出力端
OT1,OT2において検出することにより、この出力電圧が
ギルバートマルチプライヤの動作原理に従い、差動増幅
回路における分流比と、第二の負入力端IN22に与えられ
る第二の負入力を基準とした第二の正入力端IN21の正入
力との積に相当する結果を得ることができるようにな
る。
そして、このアナログ乗算回路は、神経細胞の電子回
路的構成のために応用する場合、第５図に示すように幾
つかの神経細胞Nu11,Nu12,…からの出力に重みを付けて
加算し、別の神経細胞Nu2の入力とする時にその重み付
け回路WT1,WT2,…として利用することができる。つま
り、各神経細胞Nu11,Nu12,…からの出力をアナログ乗算
回路における第二の正入力端IN21、負入力端IN22に接続
し、第一の正入力端IN11、負入力端IN12は等電位にバイ
アスし、第一制御入力端CT1、第二制御入力端CT2を重み
設定用回路（図示せず）に接続し、例えば第２図に示す
ように相補的な制御信号を与えるようにするのである。
この様な回路構成を採ることにより、重みの変更が必
要になった場合には、重み設定用回路から所定の相補的
な制御信号を改めて第一制御入力端CT1及び第二制御入
力端CT2に与えることにより差動増幅回路における分流
比を変化させ、乗算回路における係数を変更することに
より重みの変更ができるのである。しかも、いったん制
御入力を与えて重み値を設定した後は、次に重みの変更
が必要になるまでは制御入力を取り去ったままであって
も以前の重み値を保持することができ、重みの可塑的な
変化を実現することができるのである。
［発明の効果］ 以上のようにこの発明の請求項１の電子回路によれ
ば、第一の制御入力端と第二の制御入力端に与えられる
入力の大小により第一及び第二のトランジスタのそれぞ
れのフローティングゲートの蓄積電荷を制御することが
でき、しかも蓄積電荷量は互いに相補的であるため、電
荷量として現われる情報が、電荷の絶対量でなく、相対
量で表現でき、さらにいったん蓄積した電荷については
次に新たな制御入力が与えられるまでは制御入力を取り
去っても保持することができ、例えば神経細胞の電子回
路における入力信号の重み付けのためのアナログ乗算回
路に対する分流比の設定に利用できる。
また、この発明の請求項２の差動増幅回路によれば、
第一及び第二のトランジスタに対する第一の制御入力端
と第二の制御入力端に与えられる入力の大小により差動
増幅特性を調整し、第三及び第四のトランジスタに流す
電流の分流比を可塑的に設定、変更することができ、し
かも、差動構成による制御であるため、上記分流比の制
御を直流オフセットが乗ることなく厳密に実施すること
ができ、例えば神経細胞の電子回路における入力信号の
重み付けのためのアナログ乗算回路に対する重み設定回
路として用いることができる。
さらにこの発明の請求項３のアナログ乗算回路によれ
ば、第一及び第二のトランジスタに対する第一制御入力
端と第二制御入力端に与えられる制御入力の大小により
差動増幅回路の増幅特性を調整し、分流比を変更するこ
とができ、しかも第一及び第二制御入力端の制御入力を
取り去った後もいったん設定された分流比を次の新たな
制御入力が与えられるまで保持し続けることができるた
め、神経細胞の電子回路における重み付け回路として用
いる場合に重みの可塑的な設定、変更ができ、しかも重
みの可塑的設定、変更のための制御が簡単にでき、回路
構成も簡単なものとできる。
【図面の簡単な説明】
第１図はこの発明の請求項１の電子回路の一実施例の回
路図、第２図は上記の電子回路の制御入力を示すグラ
フ、第３図はこの発明の請求項２の差動増幅回路の一実
施例の回路図、第４図はこの発明の請求項３のアナログ
乗算回路の一実施例の回路図、第５図は上記のアナログ
乗算回路を重み付け回路として用いた神経細胞の電子回
路の回路図、第６図は一般的な神経細胞の電子回路の構
成図、第７図はアナログ乗算回路の従来例の回路図、第
８図は一般的なフローティングゲートを有するトランジ
スタの構造図、第９図はフローティングゲートを有する
トランジスタの利用方法を示す回路図である。 TR1〜TR4……トランジスタ TR5〜TR8……トランジスタ R1,R2……抵抗 CT1,CT2……制御入力端 IN11,IN12……第一の入力端 IN21,IN22……第二の入力端 OT1,OT2……出力端 N1〜N5……端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792 Ｈ０１Ｌ 29/78 ３７１ Ｈ０３Ｇ 3/10 Ｈ０３Ｋ 19/00 １０３

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】フローティングゲートを有する第一のトラ
    ンジスタの通常ゲート端と、フローティングゲートを有
    する第二のトランジスタのソース端及びドレイン端とを
    共に第一の制御入力端に接続し、前記第一のトランジス
    タのソース端及びドレイン端と、前記第二のトランジス
    タの通常ゲート端とを第二の制御入力端に接続し、前記
    第一及び第二の制御入力端に与えられる入力の大小によ
    り前記第一及び第二のトランジスタのそれぞれのフロー
    ティングゲートの蓄積電荷量を制御するようにして成る
    電子回路。
  2. 【請求項２】フローティングゲートを有する第一のトラ
    ンジスタの通常ゲート端と、フローティングゲートを有
    する第二のトランジスタのソース端及びドレイン端とを
    共に第一の制御入力端に接続し、前記第一のトランジス
    タのソース端及びドレイン端と、前記第二のトランジス
    タの通常ゲート端とを第二の制御入力端に接続し、 フローティングゲートを有する一対の第三及び第四のト
    ランジスタそれぞれのソース端を共に第一の端子に接続
    し、この第一の端子と電源端又は接地端との間に電流源
    を設け、前記第一及び第三のトランジスタのフローティ
    ングゲート同士を接続し、前記第二及び第四のトランジ
    スタのフローティングゲート同士を接続し、前記第三の
    トランジスタの通常ゲートを正入力端に接続し、前記第
    四のトランジスタの通常ゲートを負入力端に接続して成
    る請求項１に記載の電子回路を用いた差動増幅回路。
  3. 【請求項３】フローティングゲートを有する第一のトラ
    ンジスタの通常ゲート端と、フローティングゲートを有
    する第二のトランジスタのソース端及びドレイン端とを
    共に第一の制御入力端に接続し、前記第一のトランジス
    タのソース端及びドレイン端と、前記第二のトランジス
    タの通常ゲート端とを第二の制御入力端に接続し、 フローティングゲートを有する一対の第三及び第四のト
    ランジスタそれぞれのソース端を共に第一の端子に接続
    して第一の差動対を構成し、この第一の差動対の第一の
    端子と電源端又は接地端との間に電流源を設け、前記第
    一及び第三のトランジスタのフローティングゲート同士
    を接続し、前記第二及び第四のトランジスタのフローテ
    ィングゲート同士を接続し、前記第三のトランジスタの
    通常ゲートを第一の正入力端に接続し、前記第四のトラ
    ンジスタの通常ゲートを第一の負入力端に接続し、 一対の第五及び第六のトランジスタそれぞれのソース端
    を共に第二の端子に接続して第二の差動対を構成し、こ
    の第二の差動対の第二の端子を前記第三のトランジスタ
    のドレイン端と接続し、一対の第七及び第八のトランジ
    スタそれぞれのソース端を共に第三の端子に接続して第
    三の差動対を構成し、この第三の差動対の第三の端子を
    前記第四のトランジスタのドレイン端と接続し、前記第
    五及び第八のトランジスタそれぞれの通常ゲート端を共
    に第二の正入力端に接続し、前記第六及び第七のトラン
    ジスタそれぞれの通常ゲート端を共に第二の負入力端に
    接続し、前記第五及び第七のトランジスタそれぞれのド
    レイン端を共に正出力端子に接続し、前記第六及び第八
    のトランジスタのドレイン端を共に負出力端子に接続し
    て成る請求項２に記載の差動増幅回路を用いたアナログ
    乗算回路。
JP8470589A 1989-04-05 1989-04-05 電子回路、差動増幅回路、及びアナログ乗算回路 Expired - Fee Related JP2823229B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8470589A JP2823229B2 (ja) 1989-04-05 1989-04-05 電子回路、差動増幅回路、及びアナログ乗算回路
US07/500,309 US5021693A (en) 1989-04-05 1990-03-28 Control circuit for floating gate four-quadrant analog multiplier
DE69028941T DE69028941T2 (de) 1989-04-05 1990-04-02 Elektronische Schaltung zur analogen Multiplikation, differentiellen Verstärkung oder Ladungsakkumulation
EP90106290A EP0395894B1 (en) 1989-04-05 1990-04-02 Electronic circuit for analog multiplication, differential amplification or charge accumulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8470589A JP2823229B2 (ja) 1989-04-05 1989-04-05 電子回路、差動増幅回路、及びアナログ乗算回路

Publications (2)

Publication Number Publication Date
JPH02264381A JPH02264381A (ja) 1990-10-29
JP2823229B2 true JP2823229B2 (ja) 1998-11-11

Family

ID=13838077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8470589A Expired - Fee Related JP2823229B2 (ja) 1989-04-05 1989-04-05 電子回路、差動増幅回路、及びアナログ乗算回路

Country Status (4)

Country Link
US (1) US5021693A (ja)
EP (1) EP0395894B1 (ja)
JP (1) JP2823229B2 (ja)
DE (1) DE69028941T2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662559B2 (ja) * 1989-06-02 1997-10-15 直 柴田 半導体装置
US5594372A (en) * 1989-06-02 1997-01-14 Shibata; Tadashi Source follower using NMOS and PMOS transistors
US5621336A (en) * 1989-06-02 1997-04-15 Shibata; Tadashi Neuron circuit
US5166539A (en) * 1990-07-09 1992-11-24 Nippon Telegraph And Telephone Corporation Neural network circuit
IT1242142B (it) * 1990-09-20 1994-02-16 Texas Instruments Italia Spa Resistore variabile non volatile, realizzato in circuito integrato, in particolare per la composizione di reti neuronali
US5353382A (en) * 1990-10-15 1994-10-04 California Institute Of Technology Programmable synapse for neural network applications
US5615305A (en) * 1990-11-08 1997-03-25 Hughes Missile Systems Company Neural processor element
US5247606A (en) * 1990-12-26 1993-09-21 Intel Corporation Adaptively setting analog weights in a neural network and the like
TW208086B (ja) * 1991-03-21 1993-06-21 Shibata Naoru
US5204549A (en) * 1992-01-28 1993-04-20 Synaptics, Incorporated Synaptic element including weight-storage and weight-adjustment circuit
GB9204434D0 (en) * 1992-02-27 1992-04-15 Sec Dep For The Defence Differential amplifier
US5247478A (en) * 1992-03-06 1993-09-21 Altera Corporation Programmable transfer-devices
US5247206A (en) * 1992-03-12 1993-09-21 Intel Corporation Neural network accommodating parallel synaptic weight adjustments in a single cycle
US5237210A (en) * 1992-03-12 1993-08-17 Intel Corporation Neural network accomodating parallel synaptic weight adjustments for correlation learning algorithms
US5298796A (en) * 1992-07-08 1994-03-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nonvolatile programmable neural network synaptic array
JPH0677426A (ja) * 1992-08-26 1994-03-18 Sunao Shibata 半導体集積回路
US5479574A (en) * 1993-04-01 1995-12-26 Nestor, Inc. Method and apparatus for adaptive classification
DE4415859C2 (de) * 1994-05-05 1998-12-17 Bosch Gmbh Robert Schaltung zum Multiplizieren zweier Signale
US5562873A (en) * 1994-08-15 1996-10-08 Matrex Furniture Components, Inc. Method for forming a cushion
US5587682A (en) * 1995-03-30 1996-12-24 Sgs-Thomson Microelectronics S.R.L. Four-quadrant biCMOS analog multiplier
WO1996030853A1 (fr) * 1995-03-31 1996-10-03 Tadashi Shibata Circuit arithmetique a semi-conducteur
US5581501A (en) * 1995-08-17 1996-12-03 Altera Corporation Nonvolatile SRAM cells and cell arrays
EP0768610B1 (en) * 1995-10-13 2000-08-09 STMicroelectronics S.r.l. Low-voltage, very-low-power neural network
DE69521137T2 (de) * 1995-12-29 2001-10-11 St Microelectronics Srl Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen
US5768700A (en) * 1996-03-14 1998-06-16 Advanced Micro Devices, Inc. High conversion gain CMOS mixer
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US5949710A (en) * 1996-04-10 1999-09-07 Altera Corporation Programmable interconnect junction
US5959891A (en) * 1996-08-16 1999-09-28 Altera Corporation Evaluation of memory cell characteristics
US6018476A (en) * 1996-09-16 2000-01-25 Altera Corporation Nonvolatile configuration cells and cell arrays
US6236597B1 (en) 1996-09-16 2001-05-22 Altera Corporation Nonvolatile memory cell with multiple gate oxide thicknesses
US5914904A (en) * 1996-10-01 1999-06-22 Altera Corporation Compact electrically erasable memory cells and arrays
JPH10177612A (ja) * 1996-10-16 1998-06-30 Hiroto Yasuura 論理演算回路
US6600363B2 (en) * 2001-04-05 2003-07-29 Cornell Research Foundation, Inc. Folded floating-gate differential pair amplifier
EP1618486A4 (en) * 2003-03-27 2008-10-08 Univ Washington IMPLEMENT A PREDATIVE PRIZE BASED ON PREHISTORY
US7320737B2 (en) * 2003-10-31 2008-01-22 Tiger Sales, Inc. Cushion forming apparatus and method of use
US8374895B2 (en) * 2006-02-17 2013-02-12 Farecast, Inc. Travel information interval grid
US8200514B1 (en) 2006-02-17 2012-06-12 Farecast, Inc. Travel-related prediction system
US20070198308A1 (en) * 2006-02-17 2007-08-23 Hugh Crean Travel information route map
US20070198307A1 (en) * 2006-02-17 2007-08-23 Hugh Crean Travel information future fare graph
US8392224B2 (en) * 2006-02-17 2013-03-05 Microsoft Corporation Travel information fare history graph
US8484057B2 (en) * 2006-02-17 2013-07-09 Microsoft Corporation Travel information departure date/duration grid
US7797187B2 (en) * 2006-11-13 2010-09-14 Farecast, Inc. System and method of protecting prices
WO2008112926A1 (en) * 2007-03-13 2008-09-18 Farecast, Inc. Deal identification system
US20090063167A1 (en) * 2007-08-28 2009-03-05 Jay Bartot Hotel rate analytic system
US8266085B1 (en) 2012-02-06 2012-09-11 The United States Of America As Represented By The Secretary Of The Army Apparatus and method for using analog circuits to embody non-lipschitz mathematics and properties using attractor and repulsion modes
WO2018047213A1 (en) 2016-09-09 2018-03-15 National Institute Of Advanced Industrial Science And Technology Variable gain amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216943A (en) * 1975-07-30 1977-02-08 Hitachi Ltd Analog operation circuit
US4663740A (en) * 1985-07-01 1987-05-05 Silicon Macrosystems Incorporated High speed eprom cell and array
US5055897A (en) * 1988-07-27 1991-10-08 Intel Corporation Semiconductor cell for neural network and the like
ATE96558T1 (de) * 1988-08-31 1993-11-15 Siemens Ag Multieingangs-vier-quadranten-multiplizierer.
US4961002A (en) * 1989-07-13 1990-10-02 Intel Corporation Synapse cell employing dual gate transistor structure
US4956564A (en) * 1989-07-13 1990-09-11 Intel Corporation Adaptive synapse cell providing both excitatory and inhibitory connections in an associative network

Also Published As

Publication number Publication date
US5021693A (en) 1991-06-04
DE69028941D1 (de) 1996-11-28
JPH02264381A (ja) 1990-10-29
EP0395894A3 (en) 1993-01-27
EP0395894B1 (en) 1996-10-23
EP0395894A2 (en) 1990-11-07
DE69028941T2 (de) 1997-03-27

Similar Documents

Publication Publication Date Title
JP2823229B2 (ja) 電子回路、差動増幅回路、及びアナログ乗算回路
US7605650B2 (en) Switched capacitor amplifier with higher gain and improved closed-loop gain accuracy
US4742292A (en) CMOS Precision voltage reference generator
JP2686825B2 (ja) 半導体セル
JP3334548B2 (ja) 定電流駆動回路
US4247824A (en) Linear amplifier
JP2885120B2 (ja) 演算増幅器
US6208208B1 (en) Operationally amplifying method and operational amplifier
JPH06196944A (ja) 電圧調整器
US5528185A (en) CMOS strobed comparator with programmable hysteresis
KR0134661B1 (ko) 전위­전류 변환기
US4949307A (en) Circuit for sensing the state of matrix cells in MOS EPROM memories including an offset current generator
EP0121688B1 (en) Mos-transistor amplifier
US5083051A (en) Output driver circuit with improved output stage biasing
DE69723227T2 (de) Hochpräzisionsanalogleseschaltkreis für Speichermatrizen, insbesondere für Flash-Analogspeichermatrizen
JPS6070591A (ja) センスアンプ
JP3233424B2 (ja) 強化感知識別性能を有する不揮発性メモリ等の記憶装置の改良された感知回路
JPH06196948A (ja) 相互コンダクタ段
US5412602A (en) Device for generating a voltage for programming a programmable permanent memory, especially of EPROM type, method and memory relating thereto
US5412607A (en) Semiconductor memory device
FR2458945A1 (fr) Amplificateur differentiel mos
JP2877033B2 (ja) 演算増幅回路
JPS61157106A (ja) 演算増幅器
JP2002533862A (ja) 電流センスアンプ
JP2654507B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees