JPH06196948A - 相互コンダクタ段 - Google Patents
相互コンダクタ段Info
- Publication number
- JPH06196948A JPH06196948A JP5211577A JP21157793A JPH06196948A JP H06196948 A JPH06196948 A JP H06196948A JP 5211577 A JP5211577 A JP 5211577A JP 21157793 A JP21157793 A JP 21157793A JP H06196948 A JPH06196948 A JP H06196948A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- source
- fet
- transconductor
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 高周波信号を扱うことのできる相互コンダク
タ段を提供する。 【構成】 本発明の相互コンダクタ段（１）は、信号入
力部（Ａ、Ｂ）と信号出力部（Ｕ1、Ｕ2）とを有し、ゲ
ート（Ｇ1、Ｇ2）とソース（Ｓ1、Ｓ2）とを共有する１
対のＦＥＴ（Ｍ1、Ｍ2）を備え、出力部はそのＦＥＴ
（Ｍ1、Ｍ2）に接続された１対のバイポーラトランジス
タ（Ｑ1、Ｑ2）から成る。
タ段を提供する。 【構成】 本発明の相互コンダクタ段（１）は、信号入
力部（Ａ、Ｂ）と信号出力部（Ｕ1、Ｕ2）とを有し、ゲ
ート（Ｇ1、Ｇ2）とソース（Ｓ1、Ｓ2）とを共有する１
対のＦＥＴ（Ｍ1、Ｍ2）を備え、出力部はそのＦＥＴ
（Ｍ1、Ｍ2）に接続された１対のバイポーラトランジス
タ（Ｑ1、Ｑ2）から成る。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の改善された
相互コンダクタンス段に関し、また、そのような相互コ
ンダクタンス段を用いたフィルタに関する。
相互コンダクタンス段に関し、また、そのような相互コ
ンダクタンス段を用いたフィルタに関する。
【０００２】
【従来の技術】本発明の技術分野は、限定的にではない
が、モノリシック技術によって集積された連続時間フィ
ルタに関係する。以下の記述においては、このモノリシ
ック技術によって集積された連続時間フィルタを参照し
て説明するが、これは単に説明の便宜のためである。
が、モノリシック技術によって集積された連続時間フィ
ルタに関係する。以下の記述においては、このモノリシ
ック技術によって集積された連続時間フィルタを参照し
て説明するが、これは単に説明の便宜のためである。
【０００３】多くの連続時間集積フィルタがこれまで、
提案され、実現されて来た。高周波の動作に関して最も
有望な技術の中の１つは、フィルタ・ベース・ブロック
として相互コンダクタ段として用いるクラスである。電
圧／電流変換は、相互コンダクタ内の開ループで生じる
のであるから、これは正しい。また、これは、コンバー
タは増幅の周波数における単位利得によっては限定され
ないことを意味している。
提案され、実現されて来た。高周波の動作に関して最も
有望な技術の中の１つは、フィルタ・ベース・ブロック
として相互コンダクタ段として用いるクラスである。電
圧／電流変換は、相互コンダクタ内の開ループで生じる
のであるから、これは正しい。また、これは、コンバー
タは増幅の周波数における単位利得によっては限定され
ないことを意味している。
【０００４】高周波の応用において相互コンダクタ段に
通常要求される動作特性は、基本的には以下の事項であ
る。すなわち、信号の広い帯域を扱えること、出力にお
いてまたソースに対して低ノイズしか生じないこと、低
いバイアス電流、高い相互コンダクタンスｇｍの値、５
０ｄＢよりも高い利得、である。
通常要求される動作特性は、基本的には以下の事項であ
る。すなわち、信号の広い帯域を扱えること、出力にお
いてまたソースに対して低ノイズしか生じないこと、低
いバイアス電流、高い相互コンダクタンスｇｍの値、５
０ｄＢよりも高い利得、である。
【０００５】本発明以前では、上記のものに近いよい動
作特性を有する相互コンダクタ段の実施例は、ＳＧＳト
ムソンによるイタリア特許出願第ＭＩ９１Ａ００３０１
８号（対応する米国特許は、１９９２年９月９日出願の
第０７／９４２６７８号であり、本明細書で援用するこ
ととする）に開示されている。
作特性を有する相互コンダクタ段の実施例は、ＳＧＳト
ムソンによるイタリア特許出願第ＭＩ９１Ａ００３０１
８号（対応する米国特許は、１９９２年９月９日出願の
第０７／９４２６７８号であり、本明細書で援用するこ
ととする）に開示されている。
【０００６】上記の出願において記載されている相互コ
ンダクタンス増幅器は、バイポーラ／ＭＯＳ混合技術で
製作されており、ソースが接続された２つのＭＯＳトラ
ンジスタを有する差動セルを備えた入力回路を含んでい
る。これは、ベースが接続された１対のバイポーラトラ
ンジスタを含む出力回路に接続されている。この上述の
出願は多くの利点を有してはいるが、高い相互コンダク
タンス値が得られないという欠点を有する。これは、す
なわち、低電流ドレーンとよい線形性とを達成すること
が困難であることを意味する。
ンダクタンス増幅器は、バイポーラ／ＭＯＳ混合技術で
製作されており、ソースが接続された２つのＭＯＳトラ
ンジスタを有する差動セルを備えた入力回路を含んでい
る。これは、ベースが接続された１対のバイポーラトラ
ンジスタを含む出力回路に接続されている。この上述の
出願は多くの利点を有してはいるが、高い相互コンダク
タンス値が得られないという欠点を有する。これは、す
なわち、低電流ドレーンとよい線形性とを達成すること
が困難であることを意味する。
【０００７】これに関連する別の相互コンダクタンス段
が、”ＭＯＳ Ｔｕｎａｂｌｅ Ｔｒａｎｓｃｏｎｄｕ
ｃｔｏｒ”（Ｅｌｅｃｔｒｉｃ Ｌｅｔｔｅｒｓ，１９
ｔｈＪｕｎｅ，１９８６，Ｖｏｌ．２２，Ｎｏ．１３）
という論文に記述されている。これも本明細書で援用す
る。この論文では、相互コンダクタは、その入力段が１
対のバッファ接続されたＭＯＳトランジスタを備えてお
り、また、更に２つのＭＯＳトランジスタが利得段を形
成している。これらのタイプの増幅器すべての中で、最
初の２つのＭＯＳトランジスタが、ほとんどのひずみの
原因となっている。残りのトランジスタ対は、その基板
が接地されており、したがって、好ましくない「ボディ
ー効果（ｂｏｄｙ ｅｆｆｅｃｔ）」に影響される。し
たがって、それらのしきい値電圧は、０．５Ｖほど上昇
し、それらのトランジスタに印加され相互コンダクタン
スｇｍ値を設定する（Ｖgs−Ｖth）の範囲を狭くする。
この後者の公知の解決策は、更に、約１０Ｖの供給電圧
でしか動作しないという欠点を有している。
が、”ＭＯＳ Ｔｕｎａｂｌｅ Ｔｒａｎｓｃｏｎｄｕ
ｃｔｏｒ”（Ｅｌｅｃｔｒｉｃ Ｌｅｔｔｅｒｓ，１９
ｔｈＪｕｎｅ，１９８６，Ｖｏｌ．２２，Ｎｏ．１３）
という論文に記述されている。これも本明細書で援用す
る。この論文では、相互コンダクタは、その入力段が１
対のバッファ接続されたＭＯＳトランジスタを備えてお
り、また、更に２つのＭＯＳトランジスタが利得段を形
成している。これらのタイプの増幅器すべての中で、最
初の２つのＭＯＳトランジスタが、ほとんどのひずみの
原因となっている。残りのトランジスタ対は、その基板
が接地されており、したがって、好ましくない「ボディ
ー効果（ｂｏｄｙ ｅｆｆｅｃｔ）」に影響される。し
たがって、それらのしきい値電圧は、０．５Ｖほど上昇
し、それらのトランジスタに印加され相互コンダクタン
スｇｍ値を設定する（Ｖgs−Ｖth）の範囲を狭くする。
この後者の公知の解決策は、更に、約１０Ｖの供給電圧
でしか動作しないという欠点を有している。
【０００８】本明細書に開示される技術思想によれば、
集積回路相互コンダクタ段であって、第１及び第２の回
路ブランチから成り、それぞれが直列のバイポーラトラ
ンジスタとＦＥＴを含んでおり、これらのバイポーラト
ランジスタは相互コンダクタに対する相補的な入力を提
供するように相互にベースが結合されており、また、こ
れらのＦＥＴが相互にゲートが接続されており、バイア
ス回路が接続されてゲートに一定のバイアス電圧を提供
し、このバイアス電圧は実質的にオーミック領域に置い
てこれらのＦＥＴを動作させ続ける値を有するような集
積回路相互コンダクタ段が与えられる。
集積回路相互コンダクタ段であって、第１及び第２の回
路ブランチから成り、それぞれが直列のバイポーラトラ
ンジスタとＦＥＴを含んでおり、これらのバイポーラト
ランジスタは相互コンダクタに対する相補的な入力を提
供するように相互にベースが結合されており、また、こ
れらのＦＥＴが相互にゲートが接続されており、バイア
ス回路が接続されてゲートに一定のバイアス電圧を提供
し、このバイアス電圧は実質的にオーミック領域に置い
てこれらのＦＥＴを動作させ続ける値を有するような集
積回路相互コンダクタ段が与えられる。
【０００９】更に、本明細書に開示される技術思想によ
れば、集積回路であって、第１及び第２の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
ＦＥＴを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供するよう
に相互にベースが結合され、これらのＦＥＴは相互にゲ
ートが接続されており、また、これらのＦＥＴは相互に
ソースが接続されており、バイアス回路が接続されてゲ
ートに一定のバイアス電圧を提供し、このバイアス電圧
は実質的にオーミック領域においてこれらのＦＥＴを動
作させ続ける値を有しており、第１の電流源がソースに
実質的に一定の電流を提供するように接続され、負荷が
等しいソース・インピーダンスを有しバイポーラトラン
ジスタそれぞれに関して第１のバイアス電流と逆の極性
をもつ２つの電流出力を与えるように接続されているよ
うな集積回路が与えられる。
れば、集積回路であって、第１及び第２の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
ＦＥＴを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供するよう
に相互にベースが結合され、これらのＦＥＴは相互にゲ
ートが接続されており、また、これらのＦＥＴは相互に
ソースが接続されており、バイアス回路が接続されてゲ
ートに一定のバイアス電圧を提供し、このバイアス電圧
は実質的にオーミック領域においてこれらのＦＥＴを動
作させ続ける値を有しており、第１の電流源がソースに
実質的に一定の電流を提供するように接続され、負荷が
等しいソース・インピーダンスを有しバイポーラトラン
ジスタそれぞれに関して第１のバイアス電流と逆の極性
をもつ２つの電流出力を与えるように接続されているよ
うな集積回路が与えられる。
【００１０】更に、本明細書に開示される技術思想によ
れば、集積回路であって、第１及び第２の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
ＦＥＴを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供しまた等
しいバイアス電流によって駆動されるように相互にベー
スが結合され、これらのＦＥＴは相互にゲートが接続さ
れており、また、これらのＦＥＴは相互にソースが接続
されており、バイアス回路が接続されてゲートに一定の
バイアス電圧を提供し、このバイアス電圧は実質的にオ
ーミック領域においてこれらのＦＥＴを動作させ続ける
値を有しており、第１の電流源がソースに実質的に一定
の第１のバイアス電流を提供するように接続され、負荷
が等しいソース・インピーダンスを有しバイポーラトラ
ンジスタそれぞれに関して第１のバイアス電流と逆の極
性をもつ２つの電流出力を与えるように接続されている
ような集積回路が与えられる。
れば、集積回路であって、第１及び第２の回路ブランチ
から成り、それぞれが直列のバイポーラトランジスタと
ＦＥＴを含んでおり、これらのバイポーラトランジスタ
は相互コンダクタに対する相補的な入力を提供しまた等
しいバイアス電流によって駆動されるように相互にベー
スが結合され、これらのＦＥＴは相互にゲートが接続さ
れており、また、これらのＦＥＴは相互にソースが接続
されており、バイアス回路が接続されてゲートに一定の
バイアス電圧を提供し、このバイアス電圧は実質的にオ
ーミック領域においてこれらのＦＥＴを動作させ続ける
値を有しており、第１の電流源がソースに実質的に一定
の第１のバイアス電流を提供するように接続され、負荷
が等しいソース・インピーダンスを有しバイポーラトラ
ンジスタそれぞれに関して第１のバイアス電流と逆の極
性をもつ２つの電流出力を与えるように接続されている
ような集積回路が与えられる。
【００１１】更に、本明細書に開示される技術思想によ
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と、出力回路部と、そ
れぞれのゲート及びソース端子を共有する１対のＦＥＴ
とを備え、出力部は、前記ＦＥＴに接続された１対のバ
イポーラトランジスタから成る相互コンダクタ段が与え
られる。
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と、出力回路部と、そ
れぞれのゲート及びソース端子を共有する１対のＦＥＴ
とを備え、出力部は、前記ＦＥＴに接続された１対のバ
イポーラトランジスタから成る相互コンダクタ段が与え
られる。
【００１２】更に、本明細書に開示される技術思想によ
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と出力回路部とから成
り、それぞれのゲート及びソース端子を共有する１対の
ＦＥＴを組み込み、出力部は、前記ＦＥＴに接続された
１対のバイポーラトランジスタから成る相互コンダクタ
段が与えられる。
れば、高周波フィルタのための相互コンダクタ段であっ
て、信号入力を有する入力回路部と出力回路部とから成
り、それぞれのゲート及びソース端子を共有する１対の
ＦＥＴを組み込み、出力部は、前記ＦＥＴに接続された
１対のバイポーラトランジスタから成る相互コンダクタ
段が与えられる。
【００１３】本発明は、上で掲げた技術的な問題点を解
決する。更に、以下で述べるような利点も備えている。
決する。更に、以下で述べるような利点も備えている。
【００１４】
【実施例】本発明の様々な新規な示唆を、特に、好適実
施例を参照しながら以下で説明する。しかし、以下の実
施例は、本発明の新規な示唆の優れた多くの具体的応用
の中のいくつかの例に過ぎないことを理解されたい。一
般論として、本明細書でのいかなる記載も、冒頭の特許
請求の範囲によって画定される発明を、いかなる意味で
も限定するものではない。更に、ある特定の進歩性を有
する特徴に関するだけで、その他の特徴には関係しない
記載も含まれている。
施例を参照しながら以下で説明する。しかし、以下の実
施例は、本発明の新規な示唆の優れた多くの具体的応用
の中のいくつかの例に過ぎないことを理解されたい。一
般論として、本明細書でのいかなる記載も、冒頭の特許
請求の範囲によって画定される発明を、いかなる意味で
も限定するものではない。更に、ある特定の進歩性を有
する特徴に関するだけで、その他の特徴には関係しない
記載も含まれている。
【００１５】図１は、高周波信号（５０ＭＨｚを超える
もの）を扱うことのできる段の回路図を示している。こ
の段１は、バイポーラトランジスタとＭＯＳ型トランジ
スタとの双方を含み、混合型の技術によるものである。
この段１は、信号入力Ａ、Ｂを有しＭＯＳ型のＮチャン
ネルトランジスタ対Ｍ1、Ｍ2を組み込んだ入力回路を含
んでおり、このトランジスタ対は、それぞれのゲート端
子Ｇ1、Ｇ2が、ノードＰ２に接続されている。ノードＰ
２には、一定の電流Ｉ3が供給される。
もの）を扱うことのできる段の回路図を示している。こ
の段１は、バイポーラトランジスタとＭＯＳ型トランジ
スタとの双方を含み、混合型の技術によるものである。
この段１は、信号入力Ａ、Ｂを有しＭＯＳ型のＮチャン
ネルトランジスタ対Ｍ1、Ｍ2を組み込んだ入力回路を含
んでおり、このトランジスタ対は、それぞれのゲート端
子Ｇ1、Ｇ2が、ノードＰ２に接続されている。ノードＰ
２には、一定の電流Ｉ3が供給される。
【００１６】トランジスタＭ1、Ｍ2のソース端子Ｓ1、
Ｓ2は、ノードＰ３に接続されている。定電圧源Ｅが、
ノードＰ2、Ｐ3の間に設けられ、電流発生器ＩTが、ノ
ードＰ3と一定電位の点との間に設けられる。電圧源Ｅ
は、電池、あるいは、電流Ｉ３がそれを通過してひきよ
せられるダイオード接続されたＮチャンネルＦＥＴであ
り得る。（Ｅは、単に電圧降下を与え、いかなる電力を
提供することも要求されない。）この電圧降下は、ＭＯ
ＳトランジスタＭ1、Ｍ2がオーミック領域で動作するよ
うに保たれるように選択される。
Ｓ2は、ノードＰ３に接続されている。定電圧源Ｅが、
ノードＰ2、Ｐ3の間に設けられ、電流発生器ＩTが、ノ
ードＰ3と一定電位の点との間に設けられる。電圧源Ｅ
は、電池、あるいは、電流Ｉ３がそれを通過してひきよ
せられるダイオード接続されたＮチャンネルＦＥＴであ
り得る。（Ｅは、単に電圧降下を与え、いかなる電力を
提供することも要求されない。）この電圧降下は、ＭＯ
ＳトランジスタＭ1、Ｍ2がオーミック領域で動作するよ
うに保たれるように選択される。
【００１７】相互コンダクタ１は、また、バイポーラｎ
ｐｎ接合型である第２のトランジスタ対Ｑ1、Ｑ2を含
む。Ｑ1、Ｑ2は、同一である。
ｐｎ接合型である第２のトランジスタ対Ｑ1、Ｑ2を含
む。Ｑ1、Ｑ2は、同一である。
【００１８】トランジスタＱ1のベース端子Ｂ1は、段１
に対する非反転信号入力である。トランジスタＱ2のベ
ース端子Ｂ2は、相互コンダクタに反転信号入力Ｂを与
える。対応する電圧信号Ｖi＋、Ｖi−が、入力Ａ、Ｂに
印加される。段１の差動電圧Ｖinは、入力信号間の差
（Ｖi＋マイナスＶi−）として定義される。
に対する非反転信号入力である。トランジスタＱ2のベ
ース端子Ｂ2は、相互コンダクタに反転信号入力Ｂを与
える。対応する電圧信号Ｖi＋、Ｖi−が、入力Ａ、Ｂに
印加される。段１の差動電圧Ｖinは、入力信号間の差
（Ｖi＋マイナスＶi−）として定義される。
【００１９】好ましくは、バイポーラトランジスタ
Ｑ1、Ｑ2のそれぞれは、その対応するＭＯＳトランジス
タＭ1、Ｍ2に接続される。特に、トランジスタＱ1のエ
ミッタＥ1は、第１のＭＯＳトランジスタＭ1のドレイン
Ｄ1に接続されている。同様に、トランジスタＱ2のエミ
ッタＥ2は、第２のＭＯＳトランジスタＭ2のドレインＤ
2に接続されている。
Ｑ1、Ｑ2のそれぞれは、その対応するＭＯＳトランジス
タＭ1、Ｍ2に接続される。特に、トランジスタＱ1のエ
ミッタＥ1は、第１のＭＯＳトランジスタＭ1のドレイン
Ｄ1に接続されている。同様に、トランジスタＱ2のエミ
ッタＥ2は、第２のＭＯＳトランジスタＭ2のドレインＤ
2に接続されている。
【００２０】トランジスタ対Ｑ1、Ｑ2のコレクタＣ1、
Ｃ2それぞれは、段１の出力Ｕ1、Ｕ2であり、それらを
通って差動電流Ｉ01、Ｉ02が流れる。アクティブな負荷
３が、直流源Ｖdから電流Ｉ0を供給するコレクタＣ1、
Ｃ2に接続されている。
Ｃ2それぞれは、段１の出力Ｕ1、Ｕ2であり、それらを
通って差動電流Ｉ01、Ｉ02が流れる。アクティブな負荷
３が、直流源Ｖdから電流Ｉ0を供給するコレクタＣ1、
Ｃ2に接続されている。
【００２１】本発明に係る相互コンダクタ段の動作の記
述を以下で行い、その後で、応用例を与える。
述を以下で行い、その後で、応用例を与える。
【００２２】相互コンダクタにおいては、出力電流は、
入力電圧から線形に従うはずである。段１を適切な線形
電圧／電流変換が達成され得るようにトランジスタ
Ｍ1、Ｍ2の線形動作の範囲内でバイアスするためには、
同相モードの直流電圧が、まず確立されなければならな
い。すなわち、Ｖi＋＝Ｖi−＝２．５Ｖである。
入力電圧から線形に従うはずである。段１を適切な線形
電圧／電流変換が達成され得るようにトランジスタ
Ｍ1、Ｍ2の線形動作の範囲内でバイアスするためには、
同相モードの直流電圧が、まず確立されなければならな
い。すなわち、Ｖi＋＝Ｖi−＝２．５Ｖである。
【００２３】ＭＯＳトランジスタＭ1、Ｍ2のそれぞれの
ゲート・ソース電圧Ｖgsの降下は、発生器Ｅによって、
段１の相互コンダクタンスが特に安定で同相モード変動
のような外部ノイズによって影響を受けないように、設
定される。したがって、Ｅは、Ｍ1、Ｍ2がオーミック領
域で動作するように選択される。
ゲート・ソース電圧Ｖgsの降下は、発生器Ｅによって、
段１の相互コンダクタンスが特に安定で同相モード変動
のような外部ノイズによって影響を受けないように、設
定される。したがって、Ｅは、Ｍ1、Ｍ2がオーミック領
域で動作するように選択される。
【００２４】電流Ｉ０の値を適切に選択することによっ
て、各ＭＯＳトランジスタのドレイン・ソース電圧Ｖds
の降下は、パワーダウン状態において、同じになり、次
の関係式によって定義される。
て、各ＭＯＳトランジスタのドレイン・ソース電圧Ｖds
の降下は、パワーダウン状態において、同じになり、次
の関係式によって定義される。
【００２５】
【数１】 Ｉ0＝μＣox（Ｗ／Ｌ）［（Ｅ−Ｖth）・Ｖ
ds−Ｖds 2／２］ ここで、μ、Ｃox、Ｗ、Ｌは、トランジスタの知られた
パラメータであり、Ｖthはしきい値電圧であり、ただ１
つの未知の量はＶdsである。よって、出力電流は、入力
電圧に線形に従うことになる。バイポーラトランジスタ
での入力は、Ｖdsを変調し、よって、これが、出力電流
を線形に変調する。
ds−Ｖds 2／２］ ここで、μ、Ｃox、Ｗ、Ｌは、トランジスタの知られた
パラメータであり、Ｖthはしきい値電圧であり、ただ１
つの未知の量はＶdsである。よって、出力電流は、入力
電圧に線形に従うことになる。バイポーラトランジスタ
での入力は、Ｖdsを変調し、よって、これが、出力電流
を線形に変調する。
【００２６】段の線形性を最適化するのに有効であるよ
うな、この電圧Ｖdsの典型的な値は、１５０〜２００ｍ
Ｖのオーダーにある。そのような値はまた、相互コンダ
クタンスの値に影響を与えずに、電流の引き込み（ｄｒ
ａｗ）を減少させる。バイポーラトランジスタＱ1、Ｑ2
に関しては、これらは、入力信号Ｖi＋、Ｖi−それぞれ
を、ドレイン端子Ｄ1、Ｄ2上へ伝達する（ｔｒａｎｓｆ
ｅｒ）ためのものである。それに加えて、これらのバイ
ポーラトランジスタは、相互コンダクタ段によって発生
した電流を出力に伝達する。小さな入力差動信号に対し
ては、ノードＰ３は、一定の電圧値に保たれる。
うな、この電圧Ｖdsの典型的な値は、１５０〜２００ｍ
Ｖのオーダーにある。そのような値はまた、相互コンダ
クタンスの値に影響を与えずに、電流の引き込み（ｄｒ
ａｗ）を減少させる。バイポーラトランジスタＱ1、Ｑ2
に関しては、これらは、入力信号Ｖi＋、Ｖi−それぞれ
を、ドレイン端子Ｄ1、Ｄ2上へ伝達する（ｔｒａｎｓｆ
ｅｒ）ためのものである。それに加えて、これらのバイ
ポーラトランジスタは、相互コンダクタ段によって発生
した電流を出力に伝達する。小さな入力差動信号に対し
ては、ノードＰ３は、一定の電圧値に保たれる。
【００２７】相互コンダクタンスｇｍは、出力電流の入
力電圧に関する微分（ｄｉｆｆｒｅｎｔｉａｌ ｉｎｃ
ｒｅｍｅｎｔ）の比で表され、次式で書ける。
力電圧に関する微分（ｄｉｆｆｒｅｎｔｉａｌ ｉｎｃ
ｒｅｍｅｎｔ）の比で表され、次式で書ける。
【００２８】
【数２】 ｇｍ＝δＩ0／δＶin＝μＣox（Ｗ／Ｌ）
［Ｅ−Ｖth−Ｖds］ この数式２は、小さな差動信号についてだけ成立する。
広範囲の信号が存在する際には、ノードＰ３における電
圧は、もはや一定ではなくなり、トランジスタＱ1、Ｑ2
は、ドレイン端子Ｄ1、Ｄ2上の入力信号を完全に伝達す
ることはできない。この結果として、出力信号は、明ら
かに歪むことになる。
［Ｅ−Ｖth−Ｖds］ この数式２は、小さな差動信号についてだけ成立する。
広範囲の信号が存在する際には、ノードＰ３における電
圧は、もはや一定ではなくなり、トランジスタＱ1、Ｑ2
は、ドレイン端子Ｄ1、Ｄ2上の入力信号を完全に伝達す
ることはできない。この結果として、出力信号は、明ら
かに歪むことになる。
【００２９】Ｖdsの値を適切に選択することによって、
段１の線形動作条件を予め決めることができる。たとえ
ば、 １）Ｖds＝１５０ｍＶであれば、歪みは、０．５Ｖより
小さなピーク・ピーク幅によって特徴付けられる入力信
号に対して、１％未満である。
段１の線形動作条件を予め決めることができる。たとえ
ば、 １）Ｖds＝１５０ｍＶであれば、歪みは、０．５Ｖより
小さなピーク・ピーク幅によって特徴付けられる入力信
号に対して、１％未満である。
【００３０】２）Ｖds＝３００ｍＶであれば、歪みは、
１Ｖより小さなピーク・ピーク幅によって特徴付けられ
る入力信号に対して、１％未満である。
１Ｖより小さなピーク・ピーク幅によって特徴付けられ
る入力信号に対して、１％未満である。
【００３１】本発明の相互コンダクタ段を最適化し、線
形性と相互コンダクタンスｇｍの値及び電流引き込みに
関する特定の応用上の要求を満足させることが可能であ
る。これによって、使用の幅が非常に広がることを理解
すべきである。
形性と相互コンダクタンスｇｍの値及び電流引き込みに
関する特定の応用上の要求を満足させることが可能であ
る。これによって、使用の幅が非常に広がることを理解
すべきである。
【００３２】段１の周波数の制限はバイポーラトランジ
スタＱ1、Ｑ2にだけ関係しているので、これらのトラン
ジスタは、低いベース抵抗と高い遷移（ｔｒａｎｓｉｔ
ｉｏｎ）周波数を有することが好ましい。更に、コレク
タ・基板キャパシタンスとコレクタ抵抗との積は好まし
くは非常に小さくなければならず、これは、それが、い
わゆる出力電流に対する極（ｐｏｌｅ）を表すからであ
る。
スタＱ1、Ｑ2にだけ関係しているので、これらのトラン
ジスタは、低いベース抵抗と高い遷移（ｔｒａｎｓｉｔ
ｉｏｎ）周波数を有することが好ましい。更に、コレク
タ・基板キャパシタンスとコレクタ抵抗との積は好まし
くは非常に小さくなければならず、これは、それが、い
わゆる出力電流に対する極（ｐｏｌｅ）を表すからであ
る。
【００３３】ある実施例では、Ｍ1、Ｍ2に対するＷ／Ｌ
の値は２０／２μｍであり、Ｖｔは０．８Ｖであり、バ
イポーラ入力トランジスタは３μＡのベース電流バイア
スを与えられる。電圧源Ｅは、１０ｋΩの抵抗と直列の
単純なダイオード接続されたＮＭＯＳトランジスタ（Ｗ
／Ｌ＝１０／３μｍ）によって実現される。Ｅの値は、
Ｖds＝１５０ｍＶに対して１〜２Ｖの量（オーバードラ
イブ電圧Ｖov）だけＶｔよりも大きい。（しかし、Ｖds
＝３００ｍＶの場合は、Ｖovは、０．７Ｖ未満に保たれ
なければならない。）しかし、当業者には明らかなよう
に、もちろん、それ以外の特定値を用いることは可能で
ある。
の値は２０／２μｍであり、Ｖｔは０．８Ｖであり、バ
イポーラ入力トランジスタは３μＡのベース電流バイア
スを与えられる。電圧源Ｅは、１０ｋΩの抵抗と直列の
単純なダイオード接続されたＮＭＯＳトランジスタ（Ｗ
／Ｌ＝１０／３μｍ）によって実現される。Ｅの値は、
Ｖds＝１５０ｍＶに対して１〜２Ｖの量（オーバードラ
イブ電圧Ｖov）だけＶｔよりも大きい。（しかし、Ｖds
＝３００ｍＶの場合は、Ｖovは、０．７Ｖ未満に保たれ
なければならない。）しかし、当業者には明らかなよう
に、もちろん、それ以外の特定値を用いることは可能で
ある。
【００３４】本発明に係る相互コンダクタ段の１つの応
用例を示す。図２には、段１が、入力と出力とだけを図
解した概略図で示されている。図３は、図２に基づい
て、本発明による複数の相互コンダクタ差動段ＧＭ１、
ＧＭ２、ＧＭ３、ＧＭ４を組み込んだ連続時間ローパス
フィルタ５の実施例が示されている。
用例を示す。図２には、段１が、入力と出力とだけを図
解した概略図で示されている。図３は、図２に基づい
て、本発明による複数の相互コンダクタ差動段ＧＭ１、
ＧＭ２、ＧＭ３、ＧＭ４を組み込んだ連続時間ローパス
フィルタ５の実施例が示されている。
【００３５】フィルタ５は、モノリシックに集積化さ
れ、非常に高い周波数（５０ＭＨ超）の応用例のために
特別に設計され得る。このフィルタは、いわゆる４次
（ｂｉｑｕａｄｒａｔｉｃ）のセルを備えている。段１
は、カスケード接続から成っており、１つの段の出力Ｕ
1、Ｕ2が次の段の対応する入力Ａ、Ｂに接続されてい
る。便宜のために、第４の段出力は第２段の入力に交差
して帰還接続されており、第３の段出力は第３段の入力
に帰還接続されている。初めの２つの段の出力とグラン
ドとの間には、容量結合が与えられている。
れ、非常に高い周波数（５０ＭＨ超）の応用例のために
特別に設計され得る。このフィルタは、いわゆる４次
（ｂｉｑｕａｄｒａｔｉｃ）のセルを備えている。段１
は、カスケード接続から成っており、１つの段の出力Ｕ
1、Ｕ2が次の段の対応する入力Ａ、Ｂに接続されてい
る。便宜のために、第４の段出力は第２段の入力に交差
して帰還接続されており、第３の段出力は第３段の入力
に帰還接続されている。初めの２つの段の出力とグラン
ドとの間には、容量結合が与えられている。
【００３６】フィルタ５は、入力信号のダイナミックレ
ンジが、ピーク・ピークで２００ｍＶ未満である場合
に、特に有効である。これよりも高いダイナミックレン
ジでは、信号の歪みを防止するためにバッファー回路４
を導入するのが便利である。図４には、フィルタ５が単
位利得を有し、第２及び第３のフィルタ段の信号入力の
前に、バッファー回路が組み込まれている。
ンジが、ピーク・ピークで２００ｍＶ未満である場合
に、特に有効である。これよりも高いダイナミックレン
ジでは、信号の歪みを防止するためにバッファー回路４
を導入するのが便利である。図４には、フィルタ５が単
位利得を有し、第２及び第３のフィルタ段の信号入力の
前に、バッファー回路が組み込まれている。
【００３７】本発明の相互コンダクタ段によって、技術
的な問題が解決される。その相互コンダクタンス値は、
他の解決方法の約３倍高い。これにより、５０ＭＨｚを
超える非常に高い周波数信号を扱うことが可能になる。
的な問題が解決される。その相互コンダクタンス値は、
他の解決方法の約３倍高い。これにより、５０ＭＨｚを
超える非常に高い周波数信号を扱うことが可能になる。
【００３８】当業者には理解されるように、本明細書で
開示された新しい概念は、広範囲の分野に応用可能であ
る。更に、上述の好適実施例も、様々な様態で修正可能
である。したがって、ここで示唆される修正及び改変
は、単に例示のためのものである。これらの実例は、本
発明による新たな概念の内のいくらかを示しはするが、
すべてを尽くすわけではない。したがって、特許付与の
対象の範囲は、これらの例示によっては一切限定されな
い。
開示された新しい概念は、広範囲の分野に応用可能であ
る。更に、上述の好適実施例も、様々な様態で修正可能
である。したがって、ここで示唆される修正及び改変
は、単に例示のためのものである。これらの実例は、本
発明による新たな概念の内のいくらかを示しはするが、
すべてを尽くすわけではない。したがって、特許付与の
対象の範囲は、これらの例示によっては一切限定されな
い。
【００３９】
【００４０】
【図１】本発明に係る相互コンダクタ段の回路図であ
る。
る。
【００４１】
【図２】図１に示された相互コンダクタのブロック図で
ある。
ある。
【００４２】
【図３】本発明に新規な相互コンダクタ段を組み込んだ
連続時間フィルタの可能な実施例の回路図である。
連続時間フィルタの可能な実施例の回路図である。
【００４３】
【図４】本発明に新規な相互コンダクタ段を組み込んだ
連続時間フィルタの可能な実施例の回路図である。
連続時間フィルタの可能な実施例の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルト・アリーニ イタリア国 イ−27049 パヴィア，スト ラデラ，ヴィア・ディ・ヴィットリオ 24 (72)発明者 フランセスコ・レッツィ イタリア国 イ−26039 クレモナ，ヴェ スコヴァト，ヴィア・サッコ・エ・ヴァン ツェッティ（番地なし) (72)発明者 ヴァレリオ・ピサティ イタリア国 イ−27049 パヴィア，ボス ナスコ，ヴィア・カヴァランテ 19
Claims (36)
- 【請求項１】 集積回路相互コンダクタ段であって、 それぞれが直列のバイポーラトランジスタと電界効果ト
ランジスタ（ＦＥＴ）とを含み、前記バイポーラトラン
ジスタはそれらのベースが前記相互コンダクタに相補的
入力を与えるように接続され、前記ＦＥＴはそれらのゲ
ートが相互に接続されている第１及び第２の回路ブラン
チと、 前記ゲートに一定のバイアス電圧を与えるように接続さ
れ、前記バイアス電圧が前記ＦＥＴを実質的にオーミッ
ク領域で動作させる値を有しているバイアス回路と、 を備える集積回路相互コンダクタ段。 - 【請求項２】 請求項１記載の集積回路であって、前記
ＦＥＴのソース端子が相互に接続されている集積回路。 - 【請求項３】 請求項１記載の集積回路であって、前記
ＦＥＴのソース端子が相互に接続されており、更に、前
記ソース端子と一定のより低位の電位との間に接続され
た定電流源を備えた集積回路。 - 【請求項４】 請求項１記載の集積回路であって、前記
ＦＥＴはＮチャンネルであり、前記バイポーラトランジ
スタはＮＰＮである集積回路。 - 【請求項５】 請求項１記載の集積回路であって、前記
バイポーラトランジスタのコレクタが出力を与えるよう
に接続された集積回路。 - 【請求項６】 請求項１記載の集積回路であって、前記
ＦＥＴのソース端子が相互に接続されている集積回路。 - 【請求項７】 請求項１記載の集積回路であって、前記
バイアス回路が、前記ソースと前記ゲートとの間に接続
された非線形の負荷素子を備え、前記非線形負荷素子を
導通する一定の電流を与えるように接続された電流源を
更に備える集積回路。 - 【請求項８】 請求項１記載の集積回路であって、前記
相補的入力が、前記ＦＥＴのしきい値電圧にダイオード
１つ分の電圧降下を加えた値よりも大きな一定の同相モ
ード電圧でバイアスされている集積回路。 - 【請求項９】 集積回路であって、 それぞれが直列のバイポーラトランジスタとＦＥＴとを
含み、前記バイポーラトランジスタはそれらのベースが
前記相互コンダクタに相補的入力を与えるように接続さ
れ、前記ＦＥＴはそれらのゲートが相互に接続され、ま
た、前記ＦＥＴはそれらのソースが相互に接続されてい
る第１及び第２の回路ブランチと、 前記ゲートに一定のバイアス電圧を与えるように接続さ
れ、前記バイアス電圧が前記ＦＥＴを実質的にオーミッ
ク領域で動作させる値を有しているバイアス回路と、 実質的に一定の電流を前記ソースに与えるように接続さ
れた第１の電流源と、 等しいソース・インピーダンスを有し前記第１のバイア
ス電流と反対の極性の２つの電流出力を、前記各バイポ
ーラトランジスタに別々に与えるように接続された負荷
と、 を備える集積回路。 - 【請求項１０】 請求項９記載の集積回路であって、前
記ＦＥＴのソース端子が相互に接続されている集積回
路。 - 【請求項１１】 請求項９記載の集積回路であって、前
記ＦＥＴのソース端子が相互に接続されており、更に、
前記ソース端子と一定のより低位の電位との間に接続さ
れた定電流源を備えた集積回路。 - 【請求項１２】 請求項９記載の集積回路であって、前
記ＦＥＴはＮチャンネルであり、前記バイポーラトラン
ジスタはＮＰＮである集積回路。 - 【請求項１３】 請求項９記載の集積回路であって、前
記バイポーラトランジスタのコレクタが出力を与えるよ
うに接続された集積回路。 - 【請求項１４】 請求項９記載の集積回路であって、前
記ＦＥＴのソース端子が相互に接続されている集積回
路。 - 【請求項１５】 請求項９記載の集積回路であって、前
記バイアス回路が、前記ソースと前記ゲートとの間に接
続された非線形の負荷素子を備え、前記非線形負荷素子
を導通する一定の電流を与えるように接続された電流源
を更に備えた集積回路。 - 【請求項１６】 請求項９記載の集積回路であって、前
記相補的入力が、前記ＦＥＴのしきい値電圧にダイオー
ド１つ分の電圧降下を加えた値よりも大きな一定の同相
モード電圧でバイアスされている集積回路。 - 【請求項１７】 集積回路であって、 それぞれが直列のバイポーラトランジスタとＦＥＴとを
含み、前記バイポーラトランジスタはそれらのベースが
前記相互コンダクタに相補的入力を与え等しいバイアス
電流で駆動されるように接続され、前記ＦＥＴはそれら
のゲートが相互に接続され、また、前記ＦＥＴはそれら
のソースが相互に接続されている第１及び第２の回路ブ
ランチと、 前記ゲートに一定のバイアス電圧を与えるように接続さ
れ、前記バイアス電圧が前記ＦＥＴを実質的にオーミッ
ク領域で動作させる値を有しているバイアス回路と、 実質的に一定の電流を前記ソースに与えるように接続さ
れた第１の電流源と、 等しいソース・インピーダンスを有し前記第１のバイア
ス電流と反対の極性の２つの電流出力を、前記各バイポ
ーラトランジスタに別々に与えるように接続された負荷
と、 を備える集積回路。 - 【請求項１８】 請求項１７記載の集積回路であって、
前記ＦＥＴのソース端子が相互に接続されている集積回
路。 - 【請求項１９】 請求項１７記載の集積回路であって、
前記ＦＥＴのソース端子が相互に接続されており、更
に、前記ソース端子と一定のより低位の電位との間に接
続された定電流源を備えた集積回路。 - 【請求項２０】 請求項１７記載の集積回路であって、
前記ＦＥＴはＮチャンネルであり、前記バイポーラトラ
ンジスタはＮＰＮである集積回路。 - 【請求項２１】 請求項１７記載の集積回路であって、
前記バイポーラトランジスタのコレクタが出力を与える
ように接続された集積回路。 - 【請求項２２】 請求項１７記載の集積回路であって、
前記ＦＥＴのソース端子が相互に接続されている集積回
路。 - 【請求項２３】 請求項１７記載の集積回路であって、
前記バイアス回路が、前記ソースと前記ゲートとの間に
接続された非線形の負荷素子を備え、前記非線形負荷素
子を導通する一定の電流を与えるように接続された電流
源を更に備えた集積回路。 - 【請求項２４】 請求項１７記載の集積回路であって、
前記相補的入力が、前記ＦＥＴのしきい値電圧にダイオ
ード１つ分の電圧降下を加えた値よりも大きな一定の同
相モード電圧でバイアスされている集積回路。 - 【請求項２５】 高周波フィルタの相互コンダクタ段で
あって、 信号入力を有する入力回路部と、 出力回路部と、 それぞれのゲート及びソース端子を共有する１対のＦＥ
Ｔと、 を備えており、前記出力部が、前記ＦＥＴに接続された
１対のバイポーラトランジスタを備えている相互コンダ
クタ段。 - 【請求項２６】 請求項２５記載の相互コンダクタ段で
あって、前記信号入力が前記バイポーラトランジスタそ
れぞれのベースである相互コンダクタ段。 - 【請求項２７】 請求項２５記載の相互コンダクタ段で
あって、前記バイポーラトランジスタがｎｐｎ接合型で
ある相互コンダクタ段。 - 【請求項２８】 請求項２５記載の相互コンダクタ段で
あって、前記バイポーラトランジスタそれぞれのエミッ
タが他方の対のＦＥＴのドレイン端子の対応する１つに
接続された相互コンダクタ段。 - 【請求項２９】 請求項２５記載の相互コンダクタ段で
あって、定電圧発生器が前記共通のゲート及びソース端
子の間に提供される相互コンダクタ段。 - 【請求項３０】 請求項２５記載の相互コンダクタ段で
あって、前記バイポーラトランジスタが同じサイズであ
る相互コンダクタ段。 - 【請求項３１】 請求項２５記載の相互コンダクタ段で
あって、前記ＦＥＴに対して、ドレイン・ソース間の電
圧降下の値が前記段が用いられる応用例のタイプによっ
て予め決定される相互コンダクタ段。 - 【請求項３２】 請求項２５記載の相互コンダクタ段で
あって、前記バイポーラトランジスタのそれぞれのコレ
クタが前記段の出力である相互コンダクタ段。 - 【請求項３３】 請求項２５記載の相互コンダクタ段で
あって、前記ＦＥＴがＭＯＳ型である相互コンダクタ
段。 - 【請求項３４】 少なくとも１つの請求項２５記載の相
互コンダクタ差動段を含む第２オーダーのローパスフィ
ルタ。 - 【請求項３５】 少なくとも１つの請求項１記載の相互
コンダクタ差動段を含む連続時間集積回路フィルタ。 - 【請求項３６】 相互コンダクタ段を動作する方法であ
って、 （ａ）２つの整合された負荷に接続された第２の端子を
有する第１及び第２の整合されたバイポーラトランジス
タのベースに相補的な入力を印加するステップと、 （ｂ）前記バイポーラトランジスタそれぞれの第３の端
子において、前記バイポーラトランジスタの対応する１
つの前記第３の端子にそれぞれ接続された２つのＦＥＴ
を用いて、電圧／電流変換を実行するステップと、 （ｃ）前記バイポーラトランジスタの両方に、一定で等
しいゲートバイアス電圧を印加するステップと、 （ｄ）前記バイポーラトランジスタの両方の共通に接続
されているソース／ドレイン端子に一定のバイアス電流
を供給するステップと、 から成る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92830456A EP0584437B1 (en) | 1992-08-26 | 1992-08-26 | Transconductor stage |
| IT92830456:7 | 1992-08-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196948A true JPH06196948A (ja) | 1994-07-15 |
Family
ID=8212166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5211577A Pending JPH06196948A (ja) | 1992-08-26 | 1993-08-26 | 相互コンダクタ段 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5430337A (ja) |
| EP (1) | EP0584437B1 (ja) |
| JP (1) | JPH06196948A (ja) |
| DE (1) | DE69231151T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181548A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 差動増幅回路、ｃｍｏｓインバータ、パルス幅変調方式用復調回路及びサンプリング回路 |
| JPH08335881A (ja) * | 1995-06-06 | 1996-12-17 | Mitsubishi Electric Corp | 相補型電流源回路 |
| US5953379A (en) * | 1996-02-23 | 1999-09-14 | Harris Corporation | Current-controlled carrier tracking filter for improved spurious signal suppression |
| US5917368A (en) * | 1996-05-08 | 1999-06-29 | Telefonatiebolaget Lm Ericsson | Voltage-to-current converter |
| GB2329775A (en) * | 1997-09-26 | 1999-03-31 | Nec Corp | Operational transconductance amplifier, squarer and hyperbolic sine/cosine circuits using a bypass transistor in a differential stage |
| KR100351419B1 (ko) * | 1999-08-13 | 2002-09-10 | 학교법인 한국정보통신학원 | 저 전압용 발룬 회로 |
| US6859075B1 (en) * | 2003-07-02 | 2005-02-22 | Inphi Corporation | High-speed output buffer |
| US10942220B2 (en) | 2019-04-25 | 2021-03-09 | Teradyne, Inc. | Voltage driver with supply current stabilization |
| US10761130B1 (en) | 2019-04-25 | 2020-09-01 | Teradyne, Inc. | Voltage driver circuit calibration |
| US11283436B2 (en) | 2019-04-25 | 2022-03-22 | Teradyne, Inc. | Parallel path delay line |
| US11119155B2 (en) | 2019-04-25 | 2021-09-14 | Teradyne, Inc. | Voltage driver circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8513329D0 (en) * | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
| DE58908391D1 (de) * | 1988-07-22 | 1994-10-27 | Siemens Ag | ECL-CMOS-Wandler. |
| FR2661291A1 (fr) * | 1990-04-19 | 1991-10-25 | Philips Composants | Circuit suiveur differentiel. |
| US5095284A (en) * | 1990-09-10 | 1992-03-10 | Synaptics, Incorporated | Subthreshold CMOS amplifier with wide input voltage range |
| US5101126A (en) * | 1990-10-15 | 1992-03-31 | Analog Devices, Inc. | Wide dynamic range transconductance stage |
| IT1252392B (it) * | 1991-11-13 | 1995-06-12 | Sgs Thomson Microelectronics | Stadio transconduttore perfezionato per filtri ad alta frequenza |
| US5304869A (en) * | 1992-04-17 | 1994-04-19 | Intel Corporation | BiCMOS digital amplifier |
| US5311088A (en) * | 1992-07-23 | 1994-05-10 | At&T Bell Laboratories | Transconductance cell with improved linearity |
-
1992
- 1992-08-26 EP EP92830456A patent/EP0584437B1/en not_active Expired - Lifetime
- 1992-08-26 DE DE69231151T patent/DE69231151T2/de not_active Expired - Fee Related
-
1993
- 1993-08-12 US US08/105,736 patent/US5430337A/en not_active Expired - Lifetime
- 1993-08-26 JP JP5211577A patent/JPH06196948A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69231151D1 (de) | 2000-07-13 |
| EP0584437A1 (en) | 1994-03-02 |
| EP0584437B1 (en) | 2000-06-07 |
| DE69231151T2 (de) | 2001-02-15 |
| US5430337A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543872B2 (ja) | 増幅回路 | |
| JP3388721B2 (ja) | 差動増幅器及び差動増幅器を補償する方法 | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| US5291149A (en) | Operational amplifier | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
| US5578964A (en) | CMOS differential operational amplifier | |
| US5475343A (en) | Class AB complementary output stage | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| JPH06196948A (ja) | 相互コンダクタ段 | |
| US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
| US6590454B2 (en) | System and method for current splitting for variable gain control | |
| CN101371435A (zh) | 放大器电路 | |
| US6346804B2 (en) | Impedance conversion circuit | |
| US4529948A (en) | Class AB amplifier | |
| JP3352899B2 (ja) | 増幅器回路 | |
| JPH04243308A (ja) | 演算増幅器 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| JP3081210B2 (ja) | 線形利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040116 |