KR890013892A - 집적 논리회로 - Google Patents

집적 논리회로 Download PDF

Info

Publication number
KR890013892A
KR890013892A KR1019890000987A KR890000987A KR890013892A KR 890013892 A KR890013892 A KR 890013892A KR 1019890000987 A KR1019890000987 A KR 1019890000987A KR 890000987 A KR890000987 A KR 890000987A KR 890013892 A KR890013892 A KR 890013892A
Authority
KR
South Korea
Prior art keywords
transistor
switching
circuit
additional
integrated logic
Prior art date
Application number
KR1019890000987A
Other languages
English (en)
Other versions
KR0132780B1 (ko
Inventor
딕켄 얀
헤르만 빌렘 살테르스 뢰로프
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890013892A publication Critical patent/KR890013892A/ko
Application granted granted Critical
Publication of KR0132780B1 publication Critical patent/KR0132780B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

집적 논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 푸쉬풀단의 푸쉬 트랜지스터와 풀 트랜지스터를 형성하며 각 제어 전극을 입력 전압 Vi1및 Vi2를 수신하는 N채널 전계효과 트랜지스터 T1및 R2를 구비하는 푸쉬풀단의 형태로 본 발명에 따른 논리회로를 도시한 도면.

Claims (10)

  1. 높은 공급전압을 전달하는 제1 전원라인과 회로의 출력 사이의 제1통로에 배치되는 제1보조회로와, 상기 출력과 낮은 공급전압을 전달하는 제2 전원라인 사이의 제2통로에 배치된 제2보조회로를 구비하며, 적어도 하나의 부가 트랜지스터의 전류 채널이 관련된 통로대 보조회로의 또다른 트랜지스터내에서 유해하게 강한 전계를 제한하기 위해 적어도 하나의 통로에 배치되는 집적 논리회로에 있어서, 부가적인 트랜지스터가 또다른 트랜지스터와 직렬로 접속되며 그 부가적인 트랜지스터는 상기 또다른 트랜지스터와 반대의 전도형이며, 상기 직렬 접속은 두개의 통로중 하나에 배치되며, 논리회로의 논리 상태의 변화에 따라 부가적인 트랜지스터를 다이오드 또는 전류 소스로서 스위칭시키기 위한 스위칭 수단이 구비되는 것을 특징으로 하는 집적 논리회로.
  2. 제 1항에 있어서, 상기 보조회로내 트랜지스터가 동일한 전도형의 전계효과 트랜지스터이며, 이 트랜지스터는 출력에 집적 접속되며, 적어도 하나의 반대 전도형의 부가적인 트랜지스터의 전류 채널은 관련된 전원라인 및 보조회로 사이에 접속되는 것을 특징으로 하는 집적 논리회로.
  3. 제1 또는 2항에 있어서, 관련된 보조회로상의 전압이 증가되며 관련된 보조회로의 또다른 트랜지스터를 통한 전류가 또다른 트랜지스터상의 전압에 종속될때 다이오드로서 부가적인 트랜지스터를 접속시키는 것을 특징으로 하는 집적 논리회로.
  4. 제1, 2 또는 3항중 어느 한 항에 있어서, 관련된 보조회로상의 전압이 감소될때 스위칭 수단이 부가적인 트랜지스터를 전류 소스로서 점진적으로 접속시키며, 관련된 보조회로의 또다른 트랜지스터를 통한 전류가 또다른 트랜지스터상의 전압에 종속되는 것을 특징으로 하는 집적 논리회로.
  5. 제1, 2, 3 또는 4항중 어느 한 항에 있어서, 스위칭 수단이, 부가적인 트랜지스터를 다이오드로서 접속시키기 위해서 부가적인 트랜지스터의 주전극과 부가적인 트랜지스터의 제어 전극 사이에 접속된 전류 채널을 갖는 제1 스위칭 트랜지스터와, 부가적인 트랜지스터를 전류 소스로서 접속시키기 위해 부가적인 트랜지스터의 제어 전극과 관련된 전원라인 사이에 접속된 전류 채널을 갖는 제2 스위칭 트랜지스터와, 출력 전압에 따라 스위칭 트랜지스터를 스위치시키기 위해 스위칭 트랜지스터의 제어 전극에 회로의 출력을 궤환시키는 궤환회로를 구비하는 것을 특징으로 하는 집적 논리회로.
  6. 제5항에 있어서, 부가적인 트랜지스터가 제2 전도형일때, 제1 및 제2 스위칭 트랜지스터가 제2 및 제1 전도형이며, 부가적인 트랜지스터가 제1 전도형일때, 제1 및 제2 스위칭 트랜지스터가 제1 및 제2 전도형인 것을 특징으로 하는 집적 논리회로.
  7. 제5 또는 6항에 있어서, 제1 스위칭 트랜지스터가 제2 스위칭 트랜지스터보다 대체로 큰 것을 특징으로 하는 집적 논리회로.
  8. 제6 또는 7항에 있어서, 궤환회로가 상기 회로의 출력과 적어도 하나의 스위칭 트랜지스터의 제어 전극 사이의 비-반전 버퍼를 구비하는 것을 특징으로 하는 집적 논리회로.
  9. 제8항에 있어서, 제1 스위칭 트랜지스터가 제2 전도형일때, 제1 트랜지스터에 결합된 버퍼는 출력전압의 최소 레벨 부근에서 변화점을 갖으며, 제1 스위칭 트랜지스터가 제1 스위칭 트랜지스터에 결합된 버퍼는 출력전압의 최대 레벨부근에서 변화점을 갖는 것을 특징으로 하는 집적 논리회로.
  10. 전항중 어느 한 항에 있어서, 집적 논리회로는 푸쉬 풀단으로 구성되는 것을 특징으로 하는 집적 논리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000987A 1988-02-01 1989-01-30 집적 논리 회로 KR0132780B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800236A NL8800236A (nl) 1988-02-01 1988-02-01 Logische schakeling met geschakelde "anti-stress"-transistor.
NL8800236 1988-02-01

Publications (2)

Publication Number Publication Date
KR890013892A true KR890013892A (ko) 1989-09-26
KR0132780B1 KR0132780B1 (ko) 1998-10-01

Family

ID=19851687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000987A KR0132780B1 (ko) 1988-02-01 1989-01-30 집적 논리 회로

Country Status (7)

Country Link
US (1) US4967103A (ko)
EP (1) EP0327159B1 (ko)
JP (1) JP2685272B2 (ko)
KR (1) KR0132780B1 (ko)
DE (1) DE68900324D1 (ko)
FI (1) FI890411A (ko)
NL (1) NL8800236A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69320221T2 (de) * 1992-03-16 1999-03-11 Philips Electronics N.V., Eindhoven Integrierte Halbleiterschaltung mit Schutzvorrichtungen
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
US5952875A (en) * 1997-09-09 1999-09-14 Motorola Inc. Circuit with hot electron protection and method
US6072676A (en) * 1998-04-13 2000-06-06 Analog Devices, Inc. Protection circuit for an excitation current source
US6859074B2 (en) 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
US7138836B2 (en) 2001-12-03 2006-11-21 Broadcom Corporation Hot carrier injection suppression circuit
EP1461861B1 (en) * 2001-12-03 2008-02-13 Broadcom Corporation Method and circuit for suppressing hot carrier injection
US7570466B2 (en) * 2005-03-01 2009-08-04 Intel Corporation Dual mode negative voltage switching
US7382591B2 (en) * 2005-05-20 2008-06-03 Intel Corporation Cascode protected negative voltage switching

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178620A (en) * 1977-10-11 1979-12-11 Signetics Corporation Three state bus driver with protection circuitry
JPS55115730A (en) * 1979-02-28 1980-09-05 Nec Corp Switching circuit
US4521698A (en) * 1982-12-02 1985-06-04 Mostek Corporation Mos output driver circuit avoiding hot-electron effects
DE3329874A1 (de) * 1983-08-18 1985-03-07 Siemens AG, 1000 Berlin und 8000 München Mos-inverterschaltung
US4612466A (en) * 1984-08-31 1986-09-16 Rca Corporation High-speed output driver
JPS62178015A (ja) * 1986-01-31 1987-08-05 Nippon Telegr & Teleph Corp <Ntt> デイジタル論理ｆｅｔ回路
US4736117A (en) * 1986-11-14 1988-04-05 National Semiconductor Corporation VDS clamp for limiting impact ionization in high density CMOS devices

Also Published As

Publication number Publication date
FI890411A0 (fi) 1989-01-27
NL8800236A (nl) 1989-09-01
JP2685272B2 (ja) 1997-12-03
DE68900324D1 (de) 1991-11-21
EP0327159A1 (en) 1989-08-09
US4967103A (en) 1990-10-30
JPH027620A (ja) 1990-01-11
KR0132780B1 (ko) 1998-10-01
FI890411A (fi) 1989-08-02
EP0327159B1 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
US4695744A (en) Level shift circuit including source follower output
KR920022647A (ko) 차동 입력 회로
KR880001113A (ko) 스위칭 가능한 부하 임피던스를 지닌 ecl 게이트
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR970063901A (ko) 연산증폭회로
KR970017598A (ko) 반도체 장치 및 그 제어 회로
KR920702088A (ko) 변환파괴를 피하기위해 인덕터와 직렬로 전자소자를 이용하고, mosfet 대신 igbt 소자의 이용에 의해 전류범위가 확장되는 스위칭 회로
KR860008652A (ko) 평형 차동 증폭기
KR930009268A (ko) 고속이면서 저 전력의 전압 모드 차동 드라이버 회로
KR880001108A (ko) Cmos 입력회로
KR880012094A (ko) 전원 공급 장치
KR950010340A (ko) 정 전류 발생 장치
US4001606A (en) Electrical circuit
KR890013892A (ko) 집적 논리회로
KR960009388A (ko) 전압 플로워형의 전력 증폭단
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR930010834A (ko) 기준 전류 루프
KR920000131A (ko) 반도체 집적 회로
KR940008262A (ko) 시모스(cmos)입력단
KR970067329A (ko) 전원 전환 회로
KR840005946A (ko) 차동증폭 회로
KR940025181A (ko) BiCMOS 출력 구동 회로
KR960009401A (ko) 비교기 회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR900019256A (ko) 왜곡 보상 기능을 가진 바이폴라 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011124

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee