KR890011040A - 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층 - Google Patents
실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층 Download PDFInfo
- Publication number
- KR890011040A KR890011040A KR1019880016837A KR880016837A KR890011040A KR 890011040 A KR890011040 A KR 890011040A KR 1019880016837 A KR1019880016837 A KR 1019880016837A KR 880016837 A KR880016837 A KR 880016837A KR 890011040 A KR890011040 A KR 890011040A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- doped
- silicon carbide
- semiconductor device
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 27
- 229910052710 silicon Inorganic materials 0.000 title claims description 27
- 239000010703 silicon Substances 0.000 title claims description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 24
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 24
- 229910052751 metal Inorganic materials 0.000 title claims 9
- 239000002184 metal Substances 0.000 title claims 9
- 230000004888 barrier function Effects 0.000 title 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 17
- 238000004519 manufacturing process Methods 0.000 claims 5
- 238000000034 method Methods 0.000 claims 5
- 239000012535 impurity Substances 0.000 claims 4
- 229910052782 aluminium Inorganic materials 0.000 claims 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 3
- 239000007789 gas Substances 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 239000004215 Carbon black (E152) Substances 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- ROTPTZPNGBUOLZ-UHFFFAOYSA-N arsenic boron Chemical compound [B].[As] ROTPTZPNGBUOLZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000010000 carbonizing Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 229930195733 hydrocarbon Natural products 0.000 claims 1
- 150000002430 hydrocarbons Chemical class 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도-제1c도는 NMOS 트랜지스터의 제조단계들을 나타내는 단면도.
제2도는 실리콘 기판에 있는 탄화 실리콘층의 심도에 따른 탄소(C)농도 분포도.
제3도는 탄화 실리콘층을 갖는 실리콘 기판과 탄화 실리콘층을 갖지 않는 실리콘 기판에서의 심도에 따라 인(P) 농도 분포도.
Claims (22)
- 상단면이 있는 실리콘 기판(11); 그의 상단면에 인접되어 있는 실리콘 기판에 형성된 탄화실리콘층(13A, 13B); 실리콘 기판의 상단면에 인접되어 있는 탄화 실리콘층 내에 형성된 도핑영역(14A, 14B); 및 탄화 실리콘층 상에 형성되고, 도핑영역에 전기적으로 접속된 금속층(19)으로 이루어지는 구조를 갖는 반도체장치.
- 제1항에 있어서, 상기 탄화 실리콘층(13A, 13B)이 20nm까지의 깊이를 갖는 반도체 장치.
- 제1항에 있어서, 상기 도핑영역(14A, 14B)이 실리콘 기판(11)의 상단면에서부터 실리콘 기판에 있는 상기 탄화 실리콘층 아래에까지 확장하는 반도체 장치.
- 제2항에 있어서, 상기 도핑영역(14A, 14B)이 200nm이하의 깊이를 가지며, 상기 탄화 실리콘층(13A, 13B)의 상기 깊이보다 큰 반도체 장치.
- 제1항에 있어서, 상기 도핑영역(14A, 14B)이 상기 탄화 실리콘층(13A, 13B)의 상기 깊이보다 더 얕은 깊이를 갖는 반도체 장치.
- 제1항에 있어서, 상기 금속층(19)의 금속이 알루미늄과 텅스텐의 그룹으로부터 선택되는 반도체 장치.
- 제1항에 있어서, 상기 도핑영역(14A, 14B)이 전계 효과 트랜지스터에서 소오스 또는 드레인인 반도체 장치.
- 제1항에 있어서, 상기 도핑영역(14A, 14B)에 도핑된 불순물이 아세닉붕소 및 알루미늄으로 구성되는 그룹으로부터 선택되는 반도체 장치.
- 상단면이 있는 반도체 기판(22); 그의 상단면에 인접되어 있는 실리콘 기판에 형성된 도핑영역(28); 실리콘 기판의 상단면 상에 형성되고, 실리콘 기판의 도핑영역과 접촉되는 도핑된 실리콘 카바이드층(30); 및 실리콘 카바이드층 상에 형성되고, 실리콘 기판에 있는 도핑영역에 전기적으로 접속되는 금속층(31)으로 이루어지는 구조를 갖는 반도체 장치.
- 제9항에 있어서, 상기 도핑된 실리콘 카바이드층(30)이 10-100nm의 두께를 갖는 반도체 장치.
- 제9항에 있어서, 상기 도핑된 실리콘 카바이드층(30)에 도핑된 불순물이 아세닉, 인 및 붕소로 이루어지는 그룹으로부터 선택되는 반도체 장치.
- 제9항에 있어서, 실리콘 기판에 있는 상기 도핑영역(28)이 10-200nm의 깊이를 갖는 반도체 장치.
- 제9항에 있어서, 상기 금속층(31)의 금속이 알루미늄과 텅스텐의 그룹으로부터 선택되는 반도체 장치.
- 제9항에 있어서, 상기 구조가 상기 실리콘 기판(22)상에 형성되고, 상기 실리콘 기판의 상기 도핑영역(28)위에 개구를 갖는 절연층(27)을 더 포함하며, 상기 절연층(27)은 상기 개구에 측벽을 가지고, 상기 도핑된 실리콘 카바이드층(30)은 상기 개구에 있는 상기 절연층(27)의 측벽상 뿐만 아니라 상기 개구에 있는 상기 도핑영역(28)위에 형성되는 반도체 장치.
- 상기 실리콘 기판의 상단면을 노출시키는 개구가 있는 마스크를 갖는 실리콘 기판(11)을 제조하는 단계와, 상기 개구 아래에 있는 그의 상단면에 인접된 상기 실리콘 기판(11)에 탄화층(14A, 14B)을 형성하기 위해서, 탄소 함유 가스 분위기에서 상기 실리콘 기판(11)을 열처리하는 단계와, 최소한 상기 탄화 실리콘층(13A, 13B)의 일부분에서 상기 실리콘 기판(11)에 불순물을 도핑하는 단계와, 그것이 상기 도핑영역(14A, 14B)과 전기적으로 접속되도록 상기 탄화 실리콘층(13A, 13B)상에 상기 금속층(19)을 형성하는 단계들로 이루어지며, 제2항에 설명된 구조를 갖는 반도체 장치의 제조방법.
- 제15항에 있어서, 상기 탄소 함유 가스 분위기가 탄화 수소와 수소의 가스혼합물의 흐름에 의하여 형성되는 반도체 장치의 제조방법.
- 제15항에 있어서, 상기 탄화 실리콘층(13A, 13B)이 20nm까지의 깊이로 형성되는 반도체 장치의 제조방법.
- 제15항에 있어서, 상기 도핑이 불순물들의 확산에 의해서 수행되는 반도체 장치의 제조방법.
- 제16항에 있어서, 상기 도핑이 이온주입에 의하여 수행되는 반도체 장치의 제조방법.
- 그의 상단면에 인접되어 있는 실리콘 기판에 도핑영역(28)을 갖는 실리콘 기판(22)을 제조하는 단계와, 도핑영역(28)과 접촉되도록 실리콘 기판(22)상에 도핑된 실리콘 카바이드층(30)을 증착하는 단계와, 상기 도핑된 실리콘 카바이드층(30)을 통하여 상기 실리콘 기판에 있는 상기 도핑영역(28)과 전기적으로 접속되도록 상기 도핑된 실리콘 카바이드층(30)상에 금속층(31)을 형성하는 단계들로 이루어지며, 9항에 설명된 구조를 갖는 반도체 장치의 제조방법.
- 제20항에 있어서, 상기 도핑된 실리콘 카바이드층(30)의 상기 증착이 CVD공정에 의하여 수행되는 반도체 장치의 제조방법.
- 제20항에 있어서, 상기 도핑된 실리콘 카바이드층(30)의 증착이 상기 도핑영역(28)뿐만 아니라 절연층(27)을 갖는 상기 실리콘 기판(22)상에서 수행되며, 상기 절연층(27)이 상기 실리콘기판(22)상에 형성되며 상기 도핑영역(28)위에 개구를 가지는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP?62-317398 | 1987-12-17 | ||
JP62317398A JP2546696B2 (ja) | 1987-12-17 | 1987-12-17 | シリコン炭化層構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890011040A true KR890011040A (ko) | 1989-08-12 |
KR920008033B1 KR920008033B1 (ko) | 1992-09-21 |
Family
ID=18087801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880016837A KR920008033B1 (ko) | 1987-12-17 | 1988-12-17 | 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5103285A (ko) |
EP (1) | EP0322161B1 (ko) |
JP (1) | JP2546696B2 (ko) |
KR (1) | KR920008033B1 (ko) |
DE (1) | DE3853351T2 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323343A (en) * | 1989-10-26 | 1994-06-21 | Mitsubishi Denki Kabushiki Kaisha | DRAM device comprising a stacked type capacitor and a method of manufacturing thereof |
JPH0496336A (ja) * | 1990-08-11 | 1992-03-27 | Nec Corp | Mos型半導体装置 |
KR940006689B1 (ko) * | 1991-10-21 | 1994-07-25 | 삼성전자 주식회사 | 반도체장치의 접촉창 형성방법 |
US5307305A (en) * | 1991-12-04 | 1994-04-26 | Rohm Co., Ltd. | Semiconductor device having field effect transistor using ferroelectric film as gate insulation film |
US5397717A (en) * | 1993-07-12 | 1995-03-14 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET |
JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
US5818071A (en) * | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
US5759623A (en) * | 1995-09-14 | 1998-06-02 | Universite De Montreal | Method for producing a high adhesion thin film of diamond on a Fe-based substrate |
JP3305197B2 (ja) * | 1995-09-14 | 2002-07-22 | 株式会社東芝 | 半導体装置 |
JPH11163329A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000058783A (ja) * | 1998-08-06 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6124627A (en) * | 1998-12-03 | 2000-09-26 | Texas Instruments Incorporated | Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region |
US6531751B1 (en) * | 1998-12-03 | 2003-03-11 | Agere Systems Inc. | Semiconductor device with increased gate insulator lifetime |
JP2001035943A (ja) * | 1999-07-23 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置および製造方法 |
US6492267B1 (en) * | 2000-02-11 | 2002-12-10 | Micron Technology, Inc. | Low temperature nitride used as Cu barrier layer |
US6417092B1 (en) | 2000-04-05 | 2002-07-09 | Novellus Systems, Inc. | Low dielectric constant etch stop films |
US6764958B1 (en) * | 2000-07-28 | 2004-07-20 | Applied Materials Inc. | Method of depositing dielectric films |
JP3650727B2 (ja) * | 2000-08-10 | 2005-05-25 | Hoya株式会社 | 炭化珪素製造方法 |
US6537733B2 (en) | 2001-02-23 | 2003-03-25 | Applied Materials, Inc. | Method of depositing low dielectric constant silicon carbide layers |
JP2004535065A (ja) * | 2001-07-02 | 2004-11-18 | ダウ・コーニング・コーポレイション | 多孔質材料上のSiC:H蒸着によって改良された金属バリア挙動 |
KR20030020072A (ko) * | 2001-09-01 | 2003-03-08 | 주성엔지니어링(주) | 유니폴라 정전척 |
US6656837B2 (en) * | 2001-10-11 | 2003-12-02 | Applied Materials, Inc. | Method of eliminating photoresist poisoning in damascene applications |
US6528423B1 (en) * | 2001-10-26 | 2003-03-04 | Lsi Logic Corporation | Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material |
GB0129567D0 (en) | 2001-12-11 | 2002-01-30 | Trikon Technologies Ltd | Diffusion barrier |
EP1842940A1 (en) * | 2006-04-06 | 2007-10-10 | Interuniversitair Microelektronica Centrum ( Imec) | Method for forming a group III nitride material on a silicon substrate |
US20100140587A1 (en) * | 2007-10-31 | 2010-06-10 | Carothers Daniel N | High-Injection Heterojunction Bipolar Transistor |
WO2010147839A2 (en) * | 2009-06-18 | 2010-12-23 | Analog Devices, Inc. | Silicon-rich nitride etch stop layer for vapor hf etching in mems device fabrication |
US9099578B2 (en) * | 2012-06-04 | 2015-08-04 | Nusola, Inc. | Structure for creating ohmic contact in semiconductor devices and methods for manufacture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794516A (en) * | 1970-12-15 | 1974-02-26 | W Engeler | Method for making high temperature low ohmic contact to silicon |
JPS6271271A (ja) * | 1985-09-24 | 1987-04-01 | Sharp Corp | 炭化珪素半導体の電極構造 |
JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
US4722913A (en) * | 1986-10-17 | 1988-02-02 | Thomson Components-Mostek Corporation | Doped semiconductor vias to contacts |
JPS63136568A (ja) * | 1986-11-27 | 1988-06-08 | Fujitsu Ltd | 半導体装置 |
JP2534525B2 (ja) * | 1987-12-19 | 1996-09-18 | 富士通株式会社 | β−炭化シリコン層の製造方法 |
-
1987
- 1987-12-17 JP JP62317398A patent/JP2546696B2/ja not_active Expired - Lifetime
-
1988
- 1988-12-16 EP EP88311912A patent/EP0322161B1/en not_active Expired - Lifetime
- 1988-12-16 DE DE3853351T patent/DE3853351T2/de not_active Expired - Fee Related
- 1988-12-17 KR KR1019880016837A patent/KR920008033B1/ko not_active IP Right Cessation
- 1988-12-19 US US07/286,611 patent/US5103285A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0322161B1 (en) | 1995-03-15 |
KR920008033B1 (ko) | 1992-09-21 |
DE3853351T2 (de) | 1995-07-27 |
US5103285A (en) | 1992-04-07 |
JP2546696B2 (ja) | 1996-10-23 |
EP0322161A3 (en) | 1990-01-17 |
JPH01160055A (ja) | 1989-06-22 |
DE3853351D1 (de) | 1995-04-20 |
EP0322161A2 (en) | 1989-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890011040A (ko) | 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층 | |
KR100852585B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US7456087B2 (en) | Semiconductor device and method of fabricating the same | |
US4016007A (en) | Method for fabricating a silicon device utilizing ion-implantation and selective oxidation | |
EP0363944A1 (en) | Method of manufacturing a semiconductor device having a silicon carbide layer | |
KR950034624A (ko) | 반도체장치의 제조방법 | |
KR880002272A (ko) | 반도체장치의 제조방법 | |
KR950034672A (ko) | 반도체 집적회로장치의 제조방법 | |
US3764413A (en) | Method of producing insulated gate field effect transistors | |
US3925572A (en) | Multilevel conductor structure and method | |
US4080618A (en) | Insulated-gate field-effect transistor | |
KR890012362A (ko) | 반도체 소자의 제조방법 | |
JPH0391239A (ja) | 半導体装置の製造方法 | |
JPS61500576A (ja) | シリコン ギガビット金属−酸化物−半導体デバイス製作法 | |
KR890011102A (ko) | 얇은 접합의 형성방법 및 상기 얇은 접합을 갖는 반도체장치 | |
KR890011097A (ko) | 반도체장치의 제조방법 | |
US5650347A (en) | Method of manufacturing a lightly doped drain MOS transistor | |
KR890011104A (ko) | 두꺼운 산화물 하부에 트랜지스터 베이스 영역을 형성하기 위한 방법 | |
US3810795A (en) | Method for making self-aligning structure for charge-coupled and bucket brigade devices | |
KR880005690A (ko) | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 | |
KR880013232A (ko) | 반도체장치 및 그 제조방법 | |
JPS6360549B2 (ko) | ||
US6621145B2 (en) | Semiconductor device having a metal-semiconductor junction with a reduced contact resistance | |
US7521740B2 (en) | Semiconductor device comprising extensions produced from material with a low melting point | |
JPH021936A (ja) | バイポーラ半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application | ||
E902 | Notification of reason for refusal | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980915 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |