KR880013232A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR880013232A
KR880013232A KR1019880004263A KR880004263A KR880013232A KR 880013232 A KR880013232 A KR 880013232A KR 1019880004263 A KR1019880004263 A KR 1019880004263A KR 880004263 A KR880004263 A KR 880004263A KR 880013232 A KR880013232 A KR 880013232A
Authority
KR
South Korea
Prior art keywords
semiconductor device
conductivity type
polysilicon
insulating film
film
Prior art date
Application number
KR1019880004263A
Other languages
English (en)
Other versions
KR910006592B1 (ko
Inventor
유이치 미가타
가츠노리 이시하라
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이콤 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이콤 엔지니어링 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR880013232A publication Critical patent/KR880013232A/ko
Application granted granted Critical
Publication of KR910006592B1 publication Critical patent/KR910006592B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 6 도 내지 제 8 도는 본 발명의 작용을 설명하기 위한 도면.

Claims (11)

  1. 제 1 도전형 반도체기판(51)위에 형성되는 제 1 절연막(52)위에 다결정실리콘트층을 갖추고 있고 이 다결정실리콘층 위에 제 2 절연막(56)을 갖추고 있는 반도체장치에 있어서, 상기 제 1 절연막(52)위에 형성되어지되 그 상면부 및 하면부에는 제 2 도전형 불순물의 포함되어 있지 않던가 혹은 제 2 도전형 불순물이 저농도로 포함되어 있으면서 상기 상면부 및 하면부 이외의 부분에는 상기 상면부 및 하면부보다 높은 농도의 제 2 도전형 불순물이 포함되어 있는 다결정실리콘층 (53~55)과 이 다결정실리콘층(53~55)위에 형성되는 제 2 절연막(56)이 구비되어 구성된 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 다결정실리콘층(53~55)의 하면부가 제 2 도전형 불순물을 포함하고 있지 않던가 혹은 제 2 도전형 불순물을 5 ×1020cm-3미만으로 포함하고 있는 비단결정실리콘막(53)인 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 다결정실리콘층(53~55)의 상면부가 제 2 도전형 불순물을 포함하고 있지 않던가 혹은 제 2 도전형 불순물을 5 ×1020cm-3미만으로 포함하고 있는 다결정실리콘막(55)인 것을 특징으로 하는 반도체장치.
  4. 제 1 항에 있어서, 상기 다결정실리콘층(53~55)의 상면부 및 하면부이외의 부분이 제 2 도전형 불순물을 5 ×1020cm-3이상으로 포함하고 있는 다결정실리콘막 (54)인 것을 특징으로 하는 반도체장치.
  5. 제 2 항 내지 제 4항중 어느 한 항에 있어서, 상기 제 2 도전형 불순물이 인으로 이루어진 것을 특징으로 하는 반도체장치.
  6. 제 1 항에 있어서, 상기 제 1 절연막(52)과 제 2 절연막(56)이 열산화막인 것을 특징으로 하는 반도체장치.
  7. 제 1 도전형 반도체기판(51)위에 형성되는 제 1 절연막(52)위에 다결정실리콘층을 형성시키고 이 다결정실리콘층 위에 제 2 절연막(56)을 형성시키는 반도체장치의 제조방법에 있어서, 상기 제 1 절연막(52)위에다 상면부 및 하면부에 제2도전형 불순물을 포시키지 않던가 혹은 제 2 도전형 불순물을 저농도로 포함시키면서 상기 상면부 및 하면부이외의 부분에 상기 상면부 및 하면부보다 높은 농도의 제 2 도전형 불순물을 포함시켜서 다결정실리콘층(53~55)을 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 7 항에 있어서, 상기 다결정실리콘층(53~55)의 하면부를 형성시키는 공정은 400°C~ 600°C의 온도에서 감압 CVD법으로 실란가스와 포스핀을 열분해시킴으로써 제 2 도전형 불순물인 인을 5 ×1020cm-3미만의 농도로 포함하게 되는 비단결정실리콘막(53)을 형성시키는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 7 항에 있어서, 상기 다결정실리콘층(53~55)의 상면부를 형성시키는 공정은 4000C ~ 8000C의 온도에서 감압 CVD법으로 실란가스와 포스핀을 열분해시킴으로써 제 2 도전형 불순물인 인을 5 ×1020cm-3미만의 농도로 포함하게 되는 다결정실리콘막(55)을 형성시키는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 7 항에 있어서, 상기 다결정실리콘층(53~55)의 상면부 및 하면부 이외의 부분을 형성시키는 공정은 600℃~ 800℃의 온도에서 감압 CVD법으로 실란가스와 포스핀을 열분해시킴으로써 제 2 도전형 불순물인 인을 5 ×1020cm-3이상의 농도로 포함하게 되는 다결정실리콘막(54)을 형성시키는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 7 항에 있어서, 상기 다결정실리콘층(53~55)의 표면을 열산화시켜 형성되는 열산화막으로 상기 제 2 절연막(56)을 구성하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004263A 1987-04-14 1988-04-14 반도체장치 및 그 제조방법 KR910006592B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-89773 1987-04-14
JP62089773A JPS63255972A (ja) 1987-04-14 1987-04-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR880013232A true KR880013232A (ko) 1988-11-30
KR910006592B1 KR910006592B1 (ko) 1991-08-28

Family

ID=13979997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004263A KR910006592B1 (ko) 1987-04-14 1988-04-14 반도체장치 및 그 제조방법

Country Status (4)

Country Link
EP (1) EP0287031B1 (ko)
JP (1) JPS63255972A (ko)
KR (1) KR910006592B1 (ko)
DE (1) DE3852903T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414968A (en) * 1987-07-08 1989-01-19 Nec Corp Formation of gate electrode
EP0434383B1 (en) * 1989-12-20 1994-03-16 Nec Corporation Semiconductor device gate structure with oxide layer therein
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
JP2951082B2 (ja) * 1991-10-24 1999-09-20 株式会社東芝 半導体記憶装置およびその製造方法
JP3548984B2 (ja) * 1991-11-14 2004-08-04 富士通株式会社 半導体装置の製造方法
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP3233217B2 (ja) * 1999-03-16 2001-11-26 日本電気株式会社 半導体装置の製造方法
US8124515B2 (en) * 2009-05-20 2012-02-28 Globalfoundries Inc. Gate etch optimization through silicon dopant profile change

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441249A (en) * 1982-05-26 1984-04-10 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit capacitor
JPH0638496B2 (ja) * 1983-06-27 1994-05-18 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
EP0287031B1 (en) 1995-02-01
DE3852903T2 (de) 1995-06-29
KR910006592B1 (ko) 1991-08-28
JPS63255972A (ja) 1988-10-24
EP0287031A2 (en) 1988-10-19
JPH0581193B2 (ko) 1993-11-11
DE3852903D1 (de) 1995-03-16
EP0287031A3 (en) 1989-09-20

Similar Documents

Publication Publication Date Title
EP0100897B1 (en) Method for contacting a pn junction region
KR890011040A (ko) 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층
KR850002168A (ko) 반도체장치 및 노출층을 이용한 제조공정
KR840007307A (ko) 반도체 장치의 제조방법
US4442449A (en) Binary germanium-silicon interconnect and electrode structure for integrated circuits
KR960005955A (ko) 박막 반도체 소자, 박막 트랜지스터 및 그의 제조방법
KR890015355A (ko) 반도체 장치의 제조방법
US3925572A (en) Multilevel conductor structure and method
US3574010A (en) Fabrication of metal insulator semiconductor field effect transistors
KR880013232A (ko) 반도체장치 및 그 제조방법
KR920005271A (ko) 반도체장치의 제조방법
KR960005898A (ko) 반도체기판 및 반도체기판의 제조방법
KR920010974A (ko) 반도체장치 및 그의 제조방법
KR890016686A (ko) 용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체장치
KR880006777A (ko) 반도체장치
KR920020763A (ko) 반도체장치 및 그 제조방법
KR890011102A (ko) 얇은 접합의 형성방법 및 상기 얇은 접합을 갖는 반도체장치
Shepherd Autodoping of epitaxial silicon
KR840008210A (ko) 집적회로의 반도체기판 물질에 관한 게터링(Gettering) 공법
KR880005690A (ko) 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법
KR880011888A (ko) 반도체장치의 제조방법
KR900017091A (ko) 반도체장치 및 그 제조방법
US4318118A (en) Semiconductor structure and method
JPS6028141B2 (ja) 半導体装置の製法
TW344108B (en) A bipolar transistor and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee