KR890009090A - 집적 전압 증배기 회로 - Google Patents

집적 전압 증배기 회로 Download PDF

Info

Publication number
KR890009090A
KR890009090A KR1019880014993A KR880014993A KR890009090A KR 890009090 A KR890009090 A KR 890009090A KR 1019880014993 A KR1019880014993 A KR 1019880014993A KR 880014993 A KR880014993 A KR 880014993A KR 890009090 A KR890009090 A KR 890009090A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
voltage multiplier
source
gate
Prior art date
Application number
KR1019880014993A
Other languages
English (en)
Other versions
KR0136664B1 (ko
Inventor
펠레르 에른스트
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890009090A publication Critical patent/KR890009090A/ko
Application granted granted Critical
Publication of KR0136664B1 publication Critical patent/KR0136664B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

집적 전압 증배기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 증배기 정류기 소자의 회로 다이어그램.
제4도는 본 발명에 따른 전압 증배기 회로용 정류기 소자의 제1실시예를 도시하는 도면.
제5도는 본 발명에 따른 전압 증배기 회로의 제1실시예를 도시한 도면.

Claims (15)

  1. 직접 전압 증배기 회로는 제1전계효과 트랜지스터를 각각 포함하는 정류기 소자들의 직렬 연결부에 연결되어 있는 고-전압 출력부를 포함하고 있고, 전하 저정을 위한 버퍼 콘덴서는 고-전압 출력부와 전원단자 사이에 연결되어 있고, 이웃하는 소자들의 각쌍의 접합점은 한 정류기 소자의 각 측면에 연결된 두개의 부스터 콘덴스터들이 상호 반대인 그성의 클력신호들을 수신하도록 다른쪽에서 클럭신호들이 인가되는 부스터 콘덴서의 한쪽에 연결되어 있는 집적 전압 증배기 회로에서, 기판상의 소자들의 전계효과 트랜지스터들은 기판의 전도형과 다른 전도형의 분리 영역에 형성되고, 적어도 상기 회로의 고-전압측에 배치되어 있는 정류기 소자들은 한쪽의 전계효과 트랜지스터의 소스 및 드레인과 다른쪽상의 영역 사이의 p-n 접합에 의해 전계효과 트랜지스터로 형성된 내부 다이오드들을 차단상태로 유지되계 하기 위하여 전도 상태에서는 전계효과 트랜지스터의 소스에 연결하고 또는 차단상태에서는 드레인에 연결시키는 각 스위칭 수단을 포함하는 것을 특징으로 하는 집적 전압 증배기 회로.
  2. 제1항에 있어서, 제1전계효과 트랜지스터의 스위칭 수단은 제1전계효과 트랜지스터와 동일하며 제1전계효과 트랜지스터의 영역에 연결되어 있는 각 영역에 형성되어 있는 제2 및 제3 전계효과 트랜지스터를 포함하여, 제2 및 제3 전계효과 트랜지스터의 소스는 제1 전계효과 트랜지스터의 소스와 드레인에 각각 결합되고, 제2및 제3 트랜지스터의 제어 전극은 제1전계효과 트랜지스터의 드레인 및 소스에 각각 결합되고. 제2 및 제3 트랜지스터의 드레인들은 상호 결합된 영역에 연결되는 것을 특징으로 하는 집적 전압 증배기 회로.
  3. 제2항에 있어서, 전압 증배기 회로는 상호 위상 시프트된 클럭신호들을 각각의 부스터 콘덴서에 인가 시키는 다상 클릭신호는 발생기를 포함하고, 관련 부스터 콘덴서를 통하여 제1전계효과 트랜지스터의 소스에 인가된 클릭신호는 차기 부스터 콘덴서를 통하여 제1전계효과 트랜지스터의 드레인에 인가되는 보 클럭신호보다 더 빨리 바뀌는 것을 특징으로 하는 집적 전압 증배기 회로.
  4. 제3항에 있어서, 다상 클릭신호 발생기는 다수의 인버터 회로의 직렬 연결을 포함하고 있고, 두개의 이웃하는 인버터 회로의 각 출력부는 두개의 이웃하는 부스터 콘덴서의 각 전극에 연결되는 것을 특징으로 하는 집적 전압 증배기 회로.
  5. 제4항에 있어서, 직렬 연결의 마지막 인버터 회로의 출력및 입력부는 각각 마지막 정류기 소자의 한쪽에 연결되어 있는 부스터 콘덴서와, 마지막 정류기 소자에 연결되는 이웃하는 부스터 콘덴서에 연결되며, 상기 부스터의 다른쪽은 전압 증배기의 출력부를 형성하는 것을 특징으로 하는 집적 전압 증배기 회로.
  6. 제4또는 5항에 있어서, 인버터 회로의 직렬 연결을 링 발진기의 일부를 형성하는 것을 특징으로 하는 집적 전압 증배기 회로.
  7. 제2,3,4,5또는 6항에 있어서, 한쪽에 있는 제1 및 제2전계효가 트랜지스터의 전극의 접속점과 다른쪽상의 제1전계효과 트랜지스터의 드레인 사이의 소자에는 뒤쪽의 제어 전극들을 충전 또는 방전시키기 위한 스위치 가능한 충전 또는 방전 통로가 제공되어 있고, 뒤쪽의 제어 전극들이 충전 또는 방전 통로를 통하여 충전 또는방전된 후에 뒤쪽에 제어 전극들상의 전압을 증가 또는 감소시키기 위하여 결합 콘덴서를 통하여 뒤쪽의 접합점에 결합되어 있는 제어 소자가 제공되어 있는 것을 특징으로 하는 집적 전압 증배기 회로.
  8. 제7항에 있어서, 충전 또는 방전 통로는 제4 및 제5 전계호과 트랜지스터를 포함하고, 양 트랜지스터는 제1 전계효과 트랜지스터와 동일한 전도형이며 제1 전계효과트랜지스터의 영역에 결합되어 있는 각 영역에서 형성되고, 제 4 전계효과 트랜지스터의 트레인 및 제어 전극은 제1 전계효과 트랜지스터의 드래인에 연결되고, 제4 전계효과 트랜지스터의 소스는 제1 및 제2전계효과 트랜지스터의 제어 전극들의 접합점에 연결되고, 제5 전계효과 트랜지스터의 드레인은 뒤쪽의 접합점에 연결되고, 제5 전계효과 트랜지스터의 소스와 제어 전극은 제1 전계효과 트랜지스터의 드레인 및 소스에 각각 연결되는 것을 특징으로 하는 집적 전압 증배기 회로.
  9. 제4,5,6,7 또는 8항에 있어서, 제어수단은 논리 게이트를 포함하며, 그것의 게이트 출력부는 결합 콘덴서에 결합되고, 그것의 게이트 입력부는 인버터 회로 사이에 결합되는 것을 특징으로 하는 집적 전압 증배기 회로.
  10. 제9항에 있어서, 각 소자들이 P-웰내의 NMOS 트랜지스터들에 의해 구성될때, 논리게이트는 NOR-게이트이고, 그것의 게이트 출력부는 결합콘덴서에 연결되고, 제1게이트 입력부는 두 인버터가 제1 전계효과 트랜지스터의 소스보다 더 빨리 지연시키는 클럭신호를 수신하며, 제2게이트 입렵무는 두 인버터가 제1 전계효과 트랜지스터의 소스보다 늦게 지연시키는 클럭신호를 수신하는 것을 특징으로 하는 집적 전압 증배기 회로.
  11. 제9항에 있어서, 각 소자들이 각 N-웰내의 PMOS 트랜지스터들에 의해 구성될때 논리 게이트는 NAND-게이트이고, 그것의 게이트 출력부는 결합 콘덴서에 결합되고, 제1게이트 입력부는 두 인버터가 제1전계효과 트랜지스터의 소스보다 더 빨리 지연시키는 클럭신호를 수신하고, 제2게이트 입력부는 두 인버터가 제1전계효과 트랜지스터의 소스보다 늦게 지연시키는 클럭신호를 수신하는 것을 특징으로 하는 집적 전압 증배기 회로.
  12. 제6항에 있어서, 링 발진기는 플립플롭을 포함하고, 그것의 플립플롭 출력은 인버터를 통하여 제1플립플롭 입력부와 인에이블 신호를 수신하는 제2플립플롭에 피드백되는 것을 특징으로 하는 집적 전압 증배기 회로.
  13. 전기적으로 프로그램 가능하고 삭제 가능한 메모리와 조합된 선행항중 임의 한 항에서 청구된 바와같은 집적 전압 증배기 회로.
  14. 제1,2,7 또는 8항중 임의 한 항에 청구된 바와같은 전압 증배기 회로에 사용하기에 적합한 정류기 소자.
  15. 제12항에 청구된 바와같은 전압 증배기 회로에 사용하기에 적합한 링 발진기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014993A 1987-11-17 1988-11-15 집적 전압 증배기 회로 KR0136664B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8702734 1987-11-17
NL8702734A NL8702734A (nl) 1987-11-17 1987-11-17 Spanningsvermenigvuldigschakeling en gelijkrichtelement.

Publications (2)

Publication Number Publication Date
KR890009090A true KR890009090A (ko) 1989-07-15
KR0136664B1 KR0136664B1 (ko) 1998-05-15

Family

ID=19850923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014993A KR0136664B1 (ko) 1987-11-17 1988-11-15 집적 전압 증배기 회로

Country Status (6)

Country Link
US (1) US4922403A (ko)
EP (1) EP0319063B1 (ko)
JP (1) JP2628724B2 (ko)
KR (1) KR0136664B1 (ko)
DE (1) DE3870592D1 (ko)
NL (1) NL8702734A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244766A (ja) * 1992-02-27 1993-09-21 Texas Instr Japan Ltd チャージポンプ回路
JP2830593B2 (ja) * 1992-03-23 1998-12-02 日本電気株式会社 昇圧回路
DE4217382A1 (de) * 1992-05-26 1993-12-02 Philips Patentverwaltung Schaltungsanordnung zum Erzeugen einer Versorgungsspannung
USH1423H (en) * 1992-12-10 1995-04-04 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating a silicon-on-insulator voltage multiplier
US5438504A (en) * 1993-10-08 1995-08-01 Sgs-Thomson Microelectronics, Inc. Voltage multiplier circuits or the like
TW271011B (ko) 1994-04-20 1996-02-21 Nippon Steel Corp
EP0691729A3 (en) * 1994-06-30 1996-08-14 Sgs Thomson Microelectronics Charge pump circuit with feedback control
US5537072A (en) * 1994-06-30 1996-07-16 Sgs-Thomson Microelectronics, Inc. Charge pump switch circuits
SE504371C2 (sv) * 1995-02-28 1997-01-20 Ericsson Telefon Ab L M Anordning och förfarande i telekommunikationssystem för optisk spänningsmultiplicering i integrerad krets
JP3394133B2 (ja) * 1996-06-12 2003-04-07 沖電気工業株式会社 昇圧回路
JP2845206B2 (ja) * 1996-08-15 1999-01-13 日本電気株式会社 高電圧発生回路
DE69637632D1 (de) * 1996-10-10 2008-09-18 Macronix Int Co Ltd Dreifachwannen-ladungspumpe
US6100557A (en) * 1996-10-10 2000-08-08 Macronix International Co., Ltd. Triple well charge pump
US6130574A (en) * 1997-01-24 2000-10-10 Siemens Aktiengesellschaft Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump
JP3386141B2 (ja) * 1997-01-24 2003-03-17 シーメンス アクチエンゲゼルシヤフト 負電圧生成用回路装置
EP0856935B1 (en) * 1997-02-03 2003-11-05 Denso Corporation Charge pump circuit
FR2759507B1 (fr) * 1997-02-12 1999-03-26 Sgs Thomson Microelectronics Pompe de charge dans une technologie a double caisson
US6100752A (en) * 1997-09-12 2000-08-08 Information Storage Devices, Inc. Method and apparatus for reducing power supply current surges in a charge pump using a delayed clock line
FR2773012B1 (fr) * 1997-12-24 2001-02-02 Sgs Thomson Microelectronics Dispositif a pompe de charges negatives
US6448841B1 (en) * 1998-05-01 2002-09-10 Texas Instruments Incorporated Efficiency charge pump circuit
DE19953882C2 (de) 1999-11-09 2001-10-18 Infineon Technologies Ag Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
DE10045693A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Ladungspumpenschaltung
ATE298945T1 (de) * 2001-02-01 2005-07-15 Koninkl Philips Electronics Nv Programmierbares ladungspumpenbauelement
US6430067B1 (en) * 2001-04-12 2002-08-06 Sun Microsystems, Inc. Voltage multiplier for low voltage microprocessor
JP4336489B2 (ja) * 2002-11-18 2009-09-30 株式会社ルネサステクノロジ 半導体集積回路
DE10351050A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Integrierter Ladungspumpen-Spannungswandler
KR100610013B1 (ko) * 2004-08-23 2006-08-09 삼성전자주식회사 반도체 메모리에 채용하기 적합한 차아지 펌프회로
WO2007026289A1 (en) * 2005-09-02 2007-03-08 Nxp B.V. Charge pump circuit for rfid integrated circuits
US8456225B1 (en) * 2011-12-27 2013-06-04 Fairchild Semiconductor Corporation Negative charge pump

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7103303A (ko) * 1970-03-13 1971-09-15
JPS5922471B2 (ja) * 1975-08-25 1984-05-26 日本電気株式会社 直流昇圧回路
IT1073440B (it) * 1975-09-22 1985-04-17 Seiko Instr & Electronics Circuito elevatore di tensione realizzato in mos-fet
US4539490A (en) * 1979-12-08 1985-09-03 Tokyo Shibaura Denki Kabushiki Kaisha Charge pump substrate bias with antiparasitic guard ring
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
US4403158A (en) * 1981-05-15 1983-09-06 Inmos Corporation Two-way regulated substrate bias generator
JPS5914359A (ja) * 1982-07-16 1984-01-25 Toshiba Corp 昇圧回路
US4485433A (en) * 1982-12-22 1984-11-27 Ncr Corporation Integrated circuit dual polarity high voltage multiplier for extended operating temperature range
US4481566A (en) * 1983-04-04 1984-11-06 International Business Machines Corporation On chip charge trap compensated high voltage converter
JPS61268053A (ja) * 1985-05-22 1986-11-27 Mitsubishi Electric Corp 昇圧回路
US4621315A (en) * 1985-09-03 1986-11-04 Motorola, Inc. Recirculating MOS charge pump
JPS6266656A (ja) * 1985-09-19 1987-03-26 Toshiba Corp 基板電位生成回路
JPS62196861A (ja) * 1986-02-24 1987-08-31 Mitsubishi Electric Corp 内部電位発生回路

Also Published As

Publication number Publication date
EP0319063B1 (en) 1992-04-29
JP2628724B2 (ja) 1997-07-09
JPH01164264A (ja) 1989-06-28
KR0136664B1 (ko) 1998-05-15
NL8702734A (nl) 1989-06-16
US4922403A (en) 1990-05-01
EP0319063A2 (en) 1989-06-07
EP0319063A3 (en) 1989-06-21
DE3870592D1 (de) 1992-06-04

Similar Documents

Publication Publication Date Title
KR890009090A (ko) 집적 전압 증배기 회로
US4321661A (en) Apparatus for charging a capacitor
US11183924B2 (en) Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation
US4812688A (en) Transistor delay circuits
US4208595A (en) Substrate generator
JPS6222269B2 (ko)
EP0086090A1 (en) Drive circuit for capacitive loads
CN101268616A (zh) 单阈值和单导电类型逻辑
KR940017156A (ko) 제어 가능 지연 회로
US4472645A (en) Clock circuit for generating non-overlapping pulses
KR880005750A (ko) 제어펄스 발생회로
US3610951A (en) Dynamic shift register
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
US4394586A (en) Dynamic divider circuit
US4044270A (en) Dynamic logic gate
CA1166321A (en) Clocked igfet logic circuit
US4025800A (en) Binary frequency divider
US6346841B2 (en) Pulse generator
KR960035646A (ko) 반도체 메모리 디바이스용 논리 회로
JP3190940B2 (ja) 昇圧回路
JPS592438A (ja) ダイナミツク型論理回路
JP2613579B2 (ja) 集積半導体回路内の発生器回路
US3588528A (en) A four phase diode-fet shift register
KR100206183B1 (ko) 반도체 메모리 장치의 고전압 발생 회로
KR920004904B1 (ko) 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee