JPS61268053A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPS61268053A JPS61268053A JP60111433A JP11143385A JPS61268053A JP S61268053 A JPS61268053 A JP S61268053A JP 60111433 A JP60111433 A JP 60111433A JP 11143385 A JP11143385 A JP 11143385A JP S61268053 A JPS61268053 A JP S61268053A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- transistor
- insulated gate
- gate field
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、供給された電源電圧よりも高い電圧を発生す
ることを必要とする半導体装置に関するものである。
ることを必要とする半導体装置に関するものである。
（従来の技術〕
第１図は一般的な昇圧回路を示す回路図である。
同図においてＭ１〜Ｍｎはドレインとゲートが基準電源
Ｖに接続されたＮチャネル絶縁ゲート電界効果トランジ
スタ（以下ｒＮＭＯ５）ランジスタ」という）１のソー
スに対し直列にｎ（任意の整数）段接続されたＮＭＯ３
）ランジスタであり、これらＮＭＯ３）ランジスタＭ１
〜Ｍｎはドレイン、ゲートが共通接続されている。２は
各ＮＭＯＳトランジスタＭｌ〜Ｍｎのゲートにそれぞれ
接続されたキャパシタ、３はＮＭＯＳトランジスタの寄
生容量であり、４および５はそれぞれパルスφ１．φ２
を入力する端子、６は出力端子、７゜８．９はそれぞれ
１番目、２番目、ｎ番目の接続点を示す、また当然なが
ら、ＮＭＯ３）ランジスタのしきい値電圧Ｖ□は半導体
基板上の他の回路を構成するＭＯＳ）ランジスタのしき
い値電圧と同じである。
Ｖに接続されたＮチャネル絶縁ゲート電界効果トランジ
スタ（以下ｒＮＭＯ５）ランジスタ」という）１のソー
スに対し直列にｎ（任意の整数）段接続されたＮＭＯ３
）ランジスタであり、これらＮＭＯ３）ランジスタＭ１
〜Ｍｎはドレイン、ゲートが共通接続されている。２は
各ＮＭＯＳトランジスタＭｌ〜Ｍｎのゲートにそれぞれ
接続されたキャパシタ、３はＮＭＯＳトランジスタの寄
生容量であり、４および５はそれぞれパルスφ１．φ２
を入力する端子、６は出力端子、７゜８．９はそれぞれ
１番目、２番目、ｎ番目の接続点を示す、また当然なが
ら、ＮＭＯ３）ランジスタのしきい値電圧Ｖ□は半導体
基板上の他の回路を構成するＭＯＳ）ランジスタのしき
い値電圧と同じである。
次にこの回路の動作について説明する。端子４．５より
第２図（ａ）、 （ｂ）に示すような位相の逆転した高
速パルスφ１．φ２を与える。これにより、接続点７は
キャパシタ２とＮＭＯ３）ランジスタＭ１により第３図
に示すような微分波形１０を描く、この動作において、
パルスがｒＨＪから「Ｌ」へ立下がる瞬間に次段の接続
点８の電位はリーク電流による電位降下とそのトランジ
スタのしきい値電圧によって決定され、その電位の変化
は第３図に示すような波形１１となる。以下、各接続点
の電位の変化も同様に動くため、各接続点間の上昇電位
は、１／ （Ｃ＋Ｃｐ）＝Ｑとすれば、以下によって表
わされる。
第２図（ａ）、 （ｂ）に示すような位相の逆転した高
速パルスφ１．φ２を与える。これにより、接続点７は
キャパシタ２とＮＭＯ３）ランジスタＭ１により第３図
に示すような微分波形１０を描く、この動作において、
パルスがｒＨＪから「Ｌ」へ立下がる瞬間に次段の接続
点８の電位はリーク電流による電位降下とそのトランジ
スタのしきい値電圧によって決定され、その電位の変化
は第３図に示すような波形１１となる。以下、各接続点
の電位の変化も同様に動くため、各接続点間の上昇電位
は、１／ （Ｃ＋Ｃｐ）＝Ｑとすれば、以下によって表
わされる。
り２の容量、ＣｐはＮＭＯ３）ランジスタの寄生容量３
の容量、Ｔはパルス周期、■はリーク電流、■、は接続
点８の電位、Ｖ７は接続点９の電位、Ｖ １１ （Ｖ−
）はＮＭＯ３）ランジスタのしきい値電圧を表わす。
の容量、Ｔはパルス周期、■はリーク電流、■、は接続
点８の電位、Ｖ７は接続点９の電位、Ｖ １１ （Ｖ−
）はＮＭＯ３）ランジスタのしきい値電圧を表わす。
以上により、ｎ番目の電圧Ｖ７は、
ＶＲ＝ （１＋Ｑ−Ｃ−ｎ）Ｖ、、−ΣＶｙＮ（ｉ）ζ
；１ −Ｑ−ｎ−Ｉ−Ｔ ・・・・ （１−１）と表わすこと
ができる。
；１ −Ｑ−ｎ−Ｉ−Ｔ ・・・・ （１−１）と表わすこと
ができる。
以上のように、この昇圧回路は、キャパシタ結合によっ
て生じた電位をあまり電流をながさずに次段に伝えてい
き、出力においてリーク等によって失われるチャージを
前段より高速パルスによりたえず送り込むことによって
補うことを原理としており、チャージ・ポンプ回路とも
呼ばれている。
て生じた電位をあまり電流をながさずに次段に伝えてい
き、出力においてリーク等によって失われるチャージを
前段より高速パルスによりたえず送り込むことによって
補うことを原理としており、チャージ・ポンプ回路とも
呼ばれている。
〔発明が解決しようとする問題点３
以上のように、従来のＮＭＯ３）ランジスタにより構成
される昇圧回路では、各ＮＭＯＳトランジスタにかかる
バンクゲート効果のため、電圧が昇圧していこうとする
反面、この効果によるしきい値電圧の増加（すなわち、
オンしに（くなるということ）のため、単に段数を増や
すだけでは昇圧電圧は上がりにくくなり、回路自体の効
率が悪くなるという問題があった。
される昇圧回路では、各ＮＭＯＳトランジスタにかかる
バンクゲート効果のため、電圧が昇圧していこうとする
反面、この効果によるしきい値電圧の増加（すなわち、
オンしに（くなるということ）のため、単に段数を増や
すだけでは昇圧電圧は上がりにくくなり、回路自体の効
率が悪くなるという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、効率よく昇圧することができる
回路を得ることにある。
の目的とするところは、効率よく昇圧することができる
回路を得ることにある。
（問題点を解決するための手段）
このような目的を達成するために本発明は、同一半導体
基板上の他の回路を構成する絶縁ゲート電界効果トラン
ジスタよりも低いしきい値を持つ絶縁ゲート電界効果ト
ランジスタを設けるようにしたものである。
基板上の他の回路を構成する絶縁ゲート電界効果トラン
ジスタよりも低いしきい値を持つ絶縁ゲート電界効果ト
ランジスタを設けるようにしたものである。
本発明における昇圧回路は、ＮＭＯ３）ランジスタのし
きい値電圧を通常よりも下げるため、通常のしきい値電
圧のＭＯＳトランジスタを用いた場合に比べて昇圧する
効率が上がる。
きい値電圧を通常よりも下げるため、通常のしきい値電
圧のＭＯＳトランジスタを用いた場合に比べて昇圧する
効率が上がる。
本発明に係わる昇圧回路の回路構成は第１図に示す一般
的な回路と同様である。第１図に示される昇圧回路にお
いて、ｎ段目のＮＭＯ３）ランジスタＭｎの出力端子６
より得られる昇圧電圧は、前述したように、式（１−１
）により表わされる。
的な回路と同様である。第１図に示される昇圧回路にお
いて、ｎ段目のＮＭＯ３）ランジスタＭｎの出力端子６
より得られる昇圧電圧は、前述したように、式（１−１
）により表わされる。
したがって、昇圧効率を上げるためには、第２項のしき
い値電圧Ｖ□を下げるとか、第３項におけるキャパシタ
２の容量Ｃを大きくするとか、リーク電流Ｉを少なくす
るとか、パルスの周期Ｔを短くするとかの方法が考えら
れるが、キャパシタ２の容量Ｃを大きくしたり、パルス
周期Ｔを短くしたりすることは半導体基板上につくられ
る集積回路においてかなりの専有することになり得策で
はない、したがって、この回路において昇圧する効率を
上げるためには、ＮＭＯＳトランジスタのしきい値電圧
ｖＴイをできるだけ低い方向にもっていけばよい。この
ために、ＮＭＯ３）ランジスタとしては、通常のＮＭＯ
Ｓトランジスタのしきい値電圧が０．６〜０．７Ｖｔ’
あるノニ対し、０．１〜０．２Ｖの低いしきい値電圧を
もったものを選ぶ。
い値電圧Ｖ□を下げるとか、第３項におけるキャパシタ
２の容量Ｃを大きくするとか、リーク電流Ｉを少なくす
るとか、パルスの周期Ｔを短くするとかの方法が考えら
れるが、キャパシタ２の容量Ｃを大きくしたり、パルス
周期Ｔを短くしたりすることは半導体基板上につくられ
る集積回路においてかなりの専有することになり得策で
はない、したがって、この回路において昇圧する効率を
上げるためには、ＮＭＯＳトランジスタのしきい値電圧
ｖＴイをできるだけ低い方向にもっていけばよい。この
ために、ＮＭＯ３）ランジスタとしては、通常のＮＭＯ
Ｓトランジスタのしきい値電圧が０．６〜０．７Ｖｔ’
あるノニ対し、０．１〜０．２Ｖの低いしきい値電圧を
もったものを選ぶ。
以上説明したように本発明は、同一半導体基板上の他の
回路を構成する絶縁ゲート電界効果トランジスタよりも
低いしきい値を持つ絶縁ゲート電界効果トランジスタを
設けたことにより、昇圧する効率が上がる効果がある。
回路を構成する絶縁ゲート電界効果トランジスタよりも
低いしきい値を持つ絶縁ゲート電界効果トランジスタを
設けたことにより、昇圧する効率が上がる効果がある。
第１図は一般的な昇圧回路を示す回路図、第２図は第１
図の各端子に入力される高速パルスを示す波形図、第３
図は第１図に示す回路の動作時における各接続点の電位
の変化を示す波形図である。 １、Ｍ１〜Ｍｎ・・・・ＮＭＯＳトランジスタ、２・・
・・キャパシタ、３・・・・寄生容量、４．５・・・・
端子、６・・・・出力端子、７，８．９・・・・接続点
、■・・・・基準電源。
図の各端子に入力される高速パルスを示す波形図、第３
図は第１図に示す回路の動作時における各接続点の電位
の変化を示す波形図である。 １、Ｍ１〜Ｍｎ・・・・ＮＭＯＳトランジスタ、２・・
・・キャパシタ、３・・・・寄生容量、４．５・・・・
端子、６・・・・出力端子、７，８．９・・・・接続点
、■・・・・基準電源。
Claims (1)
- 同一半導体基板上の他の回路を構成する絶縁ゲート電
界効果トランジスタよりも低いしきい値を持つ絶縁ゲー
ト電界効果トランジスタを備えたことを特徴とする昇圧
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111433A JPS61268053A (ja) | 1985-05-22 | 1985-05-22 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111433A JPS61268053A (ja) | 1985-05-22 | 1985-05-22 | 昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61268053A true JPS61268053A (ja) | 1986-11-27 |
Family
ID=14561066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111433A Pending JPS61268053A (ja) | 1985-05-22 | 1985-05-22 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61268053A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164264A (ja) * | 1987-11-17 | 1989-06-28 | Philips Gloeilampenfab:Nv | 電圧増倍器集積回路と整流器素子 |
| JPH0265269A (ja) * | 1988-07-06 | 1990-03-05 | Sgs Thomson Microelettronica Spa | 電圧増幅器の出力電圧調整回路 |
| JPH0529360A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 昇圧装置 |
-
1985
- 1985-05-22 JP JP60111433A patent/JPS61268053A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164264A (ja) * | 1987-11-17 | 1989-06-28 | Philips Gloeilampenfab:Nv | 電圧増倍器集積回路と整流器素子 |
| JPH0265269A (ja) * | 1988-07-06 | 1990-03-05 | Sgs Thomson Microelettronica Spa | 電圧増幅器の出力電圧調整回路 |
| JPH0529360A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 昇圧装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603346B2 (en) | Semiconductor booster circuit having cascaded MOS transistors | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| JPH05300727A (ja) | チャージポンプ回路 | |
| JPH0157533B2 (ja) | ||
| JP3406949B2 (ja) | 半導体集積回路装置 | |
| JPS61268053A (ja) | 昇圧回路 | |
| US4628215A (en) | Drive circuit for substrate pump | |
| JP3386661B2 (ja) | 出力バッファ | |
| JPH07298607A (ja) | 半導体昇圧回路 | |
| JP2768736B2 (ja) | 電荷転送装置 | |
| JP2786665B2 (ja) | 電荷転送装置 | |
| JP3569354B2 (ja) | 半導体昇圧回路 | |
| JPS60223322A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPH0246162A (ja) | Ｃｍｏｓ電圧増幅器 | |
| JPS622729B2 (ja) | ||
| JP3144825B2 (ja) | 出力バッファ回路 | |
| JP3453455B2 (ja) | 昇圧回路 | |
| JPS62206872A (ja) | 半導体装置 | |
| JPS61126814A (ja) | スイツチトキヤパシタフイルタ | |
| JPH06232728A (ja) | 入出力回路 | |
| JP2963913B2 (ja) | Ｄｃ／ｄｃ変換半導体装置 | |
| JPH0697836B2 (ja) | 昇圧回路 | |
| JPS6216479B2 (ja) | ||
| JPS6276814A (ja) | 相補性絶縁ゲ−ト型トランスファゲ−ト | |
| JPS60174526A (ja) | 出力バツフア装置 |