JP3386141B2 - 負電圧生成用回路装置 - Google Patents
負電圧生成用回路装置Info
- Publication number
- JP3386141B2 JP3386141B2 JP53146198A JP53146198A JP3386141B2 JP 3386141 B2 JP3386141 B2 JP 3386141B2 JP 53146198 A JP53146198 A JP 53146198A JP 53146198 A JP53146198 A JP 53146198A JP 3386141 B2 JP3386141 B2 JP 3386141B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- capacitor
- well
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 5
- 230000035939 shock Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Details Of Television Scanning (AREA)
- Power Sources (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Control Of Electrical Variables (AREA)
- Generation Of Surge Voltage And Current (AREA)
Description
【発明の詳細な説明】
本発明は負電圧生成用回路装置であって、第１トラン
ジスタと第２トランジスタと第２コンデンサとを有し、
前記第１トランジスタの第１の端子が、入力端子に接続
され、それの第２の端子が回路装置の出力端子に接続さ
れており、それのゲート端子が第１コンデンサを介して
クロック信号端子に接続されており、前記第２トランジ
スタの第１の端子が第１トランジスタのゲート端子に接
続され、前記第２トランジスタの第２の端子が第１トラ
ンジスタの第２端子に接続され、前記第２トランジスタ
のゲート端子が第１トランジスタの第１端子に接続され
ており、前記第２コンデンサの第１端子が第１トランジ
スタの第２端子に接続され、前記第２コンデンサの第２
端子が第２クロック端子に接続されており、ここでトラ
ンジスタは、トリプル３重−ウエル内に形成されたMOS
−トランジスタである当該の回路装置に関する。
ジスタと第２トランジスタと第２コンデンサとを有し、
前記第１トランジスタの第１の端子が、入力端子に接続
され、それの第２の端子が回路装置の出力端子に接続さ
れており、それのゲート端子が第１コンデンサを介して
クロック信号端子に接続されており、前記第２トランジ
スタの第１の端子が第１トランジスタのゲート端子に接
続され、前記第２トランジスタの第２の端子が第１トラ
ンジスタの第２端子に接続され、前記第２トランジスタ
のゲート端子が第１トランジスタの第１端子に接続され
ており、前記第２コンデンサの第１端子が第１トランジ
スタの第２端子に接続され、前記第２コンデンサの第２
端子が第２クロック端子に接続されており、ここでトラ
ンジスタは、トリプル３重−ウエル内に形成されたMOS
−トランジスタである当該の回路装置に関する。
そのような回路装置は、DE19601369C1から公知であ
る。ここではトランジスタはｐウエルにおけるｎチャネ
ル−トランジスタとして実現されている。ｐウエルは、
深い絶縁ｎ−ウエル内に形成されており、該深い絶縁分
離ｎ−ウエルはｐ−サブストレート内に設けられてい
る。
る。ここではトランジスタはｐウエルにおけるｎチャネ
ル−トランジスタとして実現されている。ｐウエルは、
深い絶縁ｎ−ウエル内に形成されており、該深い絶縁分
離ｎ−ウエルはｐ−サブストレート内に設けられてい
る。
基本的に、回路装置はそのようにしてｎ−サブストレ
ートにてＰ−MOS−トランジスタでも実現し得る。
ートにてＰ−MOS−トランジスタでも実現し得る。
深いｎ−ウエルはＰ−サブストレートと同様にアース
電位と接続されている。ｐウエルが、第１トランジスタ
のドレイン−又はソース端子における最も負の電圧より
負にバイアスされた場合、回路の立ち上がった状態に
て、寄生ウエル−サブストレート−バイポーラトランジ
スタを介して漏れ電流が流れ得ない。而して、例えば、
エミッタとして作用するNMOSトランジスタのｎ＋ドレイ
ン領域と、ベースを形成するｐウエルと、コレクタを形
成するｎ−ウエルとによりnpnトランジスタが形成され
る。ウエル電位がNMOSトランジスタのドレイン領域より
正である場合、寄生npnトランジスタが導通し、チャー
ジポンプの効率が不都合な影響を受ける。
電位と接続されている。ｐウエルが、第１トランジスタ
のドレイン−又はソース端子における最も負の電圧より
負にバイアスされた場合、回路の立ち上がった状態に
て、寄生ウエル−サブストレート−バイポーラトランジ
スタを介して漏れ電流が流れ得ない。而して、例えば、
エミッタとして作用するNMOSトランジスタのｎ＋ドレイ
ン領域と、ベースを形成するｐウエルと、コレクタを形
成するｎ−ウエルとによりnpnトランジスタが形成され
る。ウエル電位がNMOSトランジスタのドレイン領域より
正である場合、寄生npnトランジスタが導通し、チャー
ジポンプの効率が不都合な影響を受ける。
チャージポンプとして動作する公知の回路装置の原理
は、次のことに基づく、即ち、コンデンサ−これは第１
トランジスタのドレイン端子に接続されている−からコ
ンデンサ−これはそれのソース端子に接続されている−
へ電荷がポンピングされるという原理に基づく、ここ
で、交互にその都度さらなるコンデンサ端子へ電圧が印
加されるのである。複数個Ｎのそのような回路装置が相
互に直列的に接続され、第１の回路装置の入力側及び出
力側に接続されたコンデンサがアース端子に接続されて
いる場合、理論的に出力電圧｜（Ｎ−１）Uo|が得られ
るべきである。ここで、Uoは、クロック信号端子におけ
る電圧である。
は、次のことに基づく、即ち、コンデンサ−これは第１
トランジスタのドレイン端子に接続されている−からコ
ンデンサ−これはそれのソース端子に接続されている−
へ電荷がポンピングされるという原理に基づく、ここ
で、交互にその都度さらなるコンデンサ端子へ電圧が印
加されるのである。複数個Ｎのそのような回路装置が相
互に直列的に接続され、第１の回路装置の入力側及び出
力側に接続されたコンデンサがアース端子に接続されて
いる場合、理論的に出力電圧｜（Ｎ−１）Uo|が得られ
るべきである。ここで、Uoは、クロック信号端子におけ
る電圧である。
チャージ過程はダイナミック過程であって、このダイ
ナミック過程では絶えず、回路装置の第１トランジスタ
のソース及びドレイン端子における電圧が変化し、その
結果規則的に寄生的バイポーラトランジスタが投入接続
される。
ナミック過程では絶えず、回路装置の第１トランジスタ
のソース及びドレイン端子における電圧が変化し、その
結果規則的に寄生的バイポーラトランジスタが投入接続
される。
上記問題の解決のため、DE19601369C1は次のことを提
案する、即ち、そこにてトランジスタが配置されている
ウエルを、トランジスタのそれぞれのソース端子と接続
するのである、それというのは立ち上がった状態におい
て、その都度最も負の電圧が加わるからである。然し乍
ら、上記の仮定は、実際には決して本来起こらないチャ
ージポンプ回路のスタチックな終状態に対して成立つ。
それというのは、チャージポンプから絶えず負荷により
電荷が引き出されるからである。
案する、即ち、そこにてトランジスタが配置されている
ウエルを、トランジスタのそれぞれのソース端子と接続
するのである、それというのは立ち上がった状態におい
て、その都度最も負の電圧が加わるからである。然し乍
ら、上記の仮定は、実際には決して本来起こらないチャ
ージポンプ回路のスタチックな終状態に対して成立つ。
それというのは、チャージポンプから絶えず負荷により
電荷が引き出されるからである。
公知回路では、投入の際既に、ウエルは、ドレイン端
子より高いクロック信号電圧に相応する電位におかれ、
従って、バイポーラトランジスタがオンになり、そのこ
とにより、著しい効率損失を来す、それというのは、そ
れにより、チャージポンプは一方では理論的に可能な最
大出力電圧に到達せず、他方では達成すべき出力電圧に
遥かに緩慢に到達するからである。
子より高いクロック信号電圧に相応する電位におかれ、
従って、バイポーラトランジスタがオンになり、そのこ
とにより、著しい効率損失を来す、それというのは、そ
れにより、チャージポンプは一方では理論的に可能な最
大出力電圧に到達せず、他方では達成すべき出力電圧に
遥かに緩慢に到達するからである。
従って、本発明の基礎を成す課題とするところは高い
効率を以て負電圧生成用回路装置を提供することにあ
る。
効率を以て負電圧生成用回路装置を提供することにあ
る。
本発明の回路装置ないし複数のそのような回路装置か
ら成るチャージポンプの場合、第３のトランジスタが設
けられ、この第３のトランジスタは、次のような際のみ
ウエルを第１（チャージ）トランジスタのソース端子と
接続する、即ち、ソース端子における電位が、第１トラ
ンジスタのドレイン端子における電位より負である場合
のみ接続する。この場合において、ウエルコンデンサ−
これは両ウエル間のpn障壁層により生じる−がソース電
位に充電され、そして、ウエルを十分な長く当該電位に
保持する−たとえ第３トランジスタが再びオフになって
も−、それというのは、第１トランジスタのドレイン端
子電位がそれのソース端子電位より負になるからであ
る。
ら成るチャージポンプの場合、第３のトランジスタが設
けられ、この第３のトランジスタは、次のような際のみ
ウエルを第１（チャージ）トランジスタのソース端子と
接続する、即ち、ソース端子における電位が、第１トラ
ンジスタのドレイン端子における電位より負である場合
のみ接続する。この場合において、ウエルコンデンサ−
これは両ウエル間のpn障壁層により生じる−がソース電
位に充電され、そして、ウエルを十分な長く当該電位に
保持する−たとえ第３トランジスタが再びオフになって
も−、それというのは、第１トランジスタのドレイン端
子電位がそれのソース端子電位より負になるからであ
る。
本発明の実施形態では、第４のトランジスタが設けら
れ、この第４のトランジスタは、ドレイン電位が第１ト
ランジスタのソース端子電位より負である場合、ウエル
を第１トランジスタのドレイン端子と接続する。要する
に、当該実施形態では、ウエルコンデンサは、常に負電
位に充電され、その結果次のようなスタチックな状態が
起こり得ないようになる、即ち、ウエルが、第１トラン
ジスタの端子のうちの１つより正であり、従って、寄生
バイポーラトランジスタが導通するようなスタチックな
状態は起こり得ない。
れ、この第４のトランジスタは、ドレイン電位が第１ト
ランジスタのソース端子電位より負である場合、ウエル
を第１トランジスタのドレイン端子と接続する。要する
に、当該実施形態では、ウエルコンデンサは、常に負電
位に充電され、その結果次のようなスタチックな状態が
起こり得ないようになる、即ち、ウエルが、第１トラン
ジスタの端子のうちの１つより正であり、従って、寄生
バイポーラトランジスタが導通するようなスタチックな
状態は起こり得ない。
本発明のさらなる有利な実施形態によれば、第１トラ
ンジスタのドレイン端子とウエルとの間にコンデンサを
設ける。当該のコンデンサは、第１コンデンサの投入フ
ェーズ中ウエルコンデンサと同様にソース端子電位へ充
電され、そこで第３トランジスタの阻止フェーズにてウ
エルコンデンサに直列に接続され、その結果ドレイン端
子電位の低下の際ウエルコンデンサにおける電圧が、一
層低い値へシフトされる。従って、ウエルは、第１のト
ランジスタのソース端子を介する純然たる充電により可
能であるよりも負である。
ンジスタのドレイン端子とウエルとの間にコンデンサを
設ける。当該のコンデンサは、第１コンデンサの投入フ
ェーズ中ウエルコンデンサと同様にソース端子電位へ充
電され、そこで第３トランジスタの阻止フェーズにてウ
エルコンデンサに直列に接続され、その結果ドレイン端
子電位の低下の際ウエルコンデンサにおける電圧が、一
層低い値へシフトされる。従って、ウエルは、第１のト
ランジスタのソース端子を介する純然たる充電により可
能であるよりも負である。
本発明の回路装置の複数個の直列接続により創出し得
るチャージポンプにより、非揮発性メモリ殊にフラッシ
ュEPROMのプログラミング及び／又は消去に必要とされ
るような−12V又は−20Vの電圧が生ぜしめられ得、チッ
プ給電電圧の場合たんに2.5Vである。
るチャージポンプにより、非揮発性メモリ殊にフラッシ
ュEPROMのプログラミング及び／又は消去に必要とされ
るような−12V又は−20Vの電圧が生ぜしめられ得、チッ
プ給電電圧の場合たんに2.5Vである。
そのようなチャージポンプでは、奇数の回路装置に第
1,第２クロック信号が供給され、偶数の回路装置には、
第3,第４クロック信号が供給され、このクロック信号
は、第１、第２クロック信号と同じ特性経過を有するが
半周期だけずれている。有利には回路装置の第２クロッ
ク信号端子におけるクロック信号は、0.5より大の衝撃
係数（オンオフ比）を有し、その結果第2,第４クロック
信号は重なり合う、それにより、第１トランジスタはプ
リチャージされ、それにより効率増大が生ぜしめられ
る。
1,第２クロック信号が供給され、偶数の回路装置には、
第3,第４クロック信号が供給され、このクロック信号
は、第１、第２クロック信号と同じ特性経過を有するが
半周期だけずれている。有利には回路装置の第２クロッ
ク信号端子におけるクロック信号は、0.5より大の衝撃
係数（オンオフ比）を有し、その結果第2,第４クロック
信号は重なり合う、それにより、第１トランジスタはプ
リチャージされ、それにより効率増大が生ぜしめられ
る。
次の本発明を図を用いて実施例に即して説明する。
図１は本発明の回路装置の詳細回路図である。
図２は、トリプル３重−ウエル技術によるＰ−サブス
トレートにてそのような回路装置を実現するための基本
構成図である。
トレートにてそのような回路装置を実現するための基本
構成図である。
図３は、チャージポンプの第１実施例の概念図であ
る。
る。
図４はチャージポンプの第２実施例の概念図である。
図５はチャージポンプの第３実施例の概念図である。
図６はクロック信号の時間的特性経過を示す特性図で
ある。
ある。
図１に示すように、本発明の回路装置−これは負の電
圧の生成のための多段のチャージポンプの１つの段と見
なし得る−では入力端子Ｅと出力端子Ａとの間に第１の
NMOSトランジスタTx2が接続されている。
圧の生成のための多段のチャージポンプの１つの段と見
なし得る−では入力端子Ｅと出力端子Ａとの間に第１の
NMOSトランジスタTx2が接続されている。
図２に示すように、第１トランジスタTx2はｐウエル
内に形成されており、このｐウエルは、深い絶縁性ｎウ
エル内に配されている。上記の深いｎウエルは、Ｐサブ
ストレート内に形成されている。ｎウエルも、Ｐサブス
トレートも、アースに接続されている。
内に形成されており、このｐウエルは、深い絶縁性ｎウ
エル内に配されている。上記の深いｎウエルは、Ｐサブ
ストレート内に形成されている。ｎウエルも、Ｐサブス
トレートも、アースに接続されている。
第１トランジスタTx2のゲート端子は、第１コンデン
サCb2を介して第１のクロック信号端子−これには第１
のクロック信号F1を印加し得る−に接続されている。第
１トランジスタTx2のソース端子は、第２コンデンサCp2
の第１端子に接続されており、第２コンデンサCp2の第
２端子は、第２クロック信号端子−これには第２クロッ
ク信号F2を印加し得る−に接続されている。
サCb2を介して第１のクロック信号端子−これには第１
のクロック信号F1を印加し得る−に接続されている。第
１トランジスタTx2のソース端子は、第２コンデンサCp2
の第１端子に接続されており、第２コンデンサCp2の第
２端子は、第２クロック信号端子−これには第２クロッ
ク信号F2を印加し得る−に接続されている。
回路装置の入力端子Ｅは、さらなる同種の回路装置の
出力端子に接続され得、このことは、図３中に詳細に示
されている通りであり、図１中当該のさらなる回路装置
の第２のコンデンサCp1に示されている通りである。
出力端子に接続され得、このことは、図３中に詳細に示
されている通りであり、図１中当該のさらなる回路装置
の第２のコンデンサCp1に示されている通りである。
図６に示すように、第2,第４クロック信号F2,F4は同
じ時間的特性経過を示し、但し、半周期だけ相互にずら
されている。第2,第４クロック信号端子に正の電圧をそ
のように交互に加えることにより、電荷チャージは、図
３の回路装置のチェーン縦続接続の、さらなる、ないし
先行する回路装置の第２コンデンサCp1から、後続の、
図１に示す回路装置の第２のコンデンサCp2へ、第１ト
ランジスタTx2を介してポンピングされる。第１トラン
ジスタTx2のゲート端子は、ポンプフェーズ中第１のク
ロック信号F1−それの時間的特性経過を同様に図６に示
す−により、第１トランジスタTx2のソース端子に比し
て正の電位へ引き寄せられ、その結果第１トランジスタ
Tx2は導通する。有利には、クロック信号F2とF4は、幾
らか重なり合い、その結果第１トランジスタは、第１の
クロック信号F1により導通接続される前に、プリチャー
ジされる。
じ時間的特性経過を示し、但し、半周期だけ相互にずら
されている。第2,第４クロック信号端子に正の電圧をそ
のように交互に加えることにより、電荷チャージは、図
３の回路装置のチェーン縦続接続の、さらなる、ないし
先行する回路装置の第２コンデンサCp1から、後続の、
図１に示す回路装置の第２のコンデンサCp2へ、第１ト
ランジスタTx2を介してポンピングされる。第１トラン
ジスタTx2のゲート端子は、ポンプフェーズ中第１のク
ロック信号F1−それの時間的特性経過を同様に図６に示
す−により、第１トランジスタTx2のソース端子に比し
て正の電位へ引き寄せられ、その結果第１トランジスタ
Tx2は導通する。有利には、クロック信号F2とF4は、幾
らか重なり合い、その結果第１トランジスタは、第１の
クロック信号F1により導通接続される前に、プリチャー
ジされる。
第２コンデンサCp2への電荷チャージのポンプにより
第２コンデンサCp2は充電され、第２クロック信号F2の
遮断後出力端子Ａないしそれに接続された第１トランジ
スタTx2のソース端子が負になる。それにより、ソース
端子は第１トランジスタTx2のゲート端子より負にな
り、それにより、第１トランジスタTx2は阻止されず、
第２コンデンサCp2は再び放電されることとなる。従っ
て、第１トランジスタTx2のゲート端子と、ソース端子
との間に第２トランジスタTy2が接続され、第２トラン
ジスタTy2のゲート端子は、第１トランジスタTx2のドレ
イン端子と接続されている。上記の第２のトランジスタ
Ty2により、第１トランジスタTx2のゲート端子も、第１
トランジスタTx2のソース端子の電位へもたらされ、そ
の結果第１トランジスタTx2はオフになる。
第２コンデンサCp2は充電され、第２クロック信号F2の
遮断後出力端子Ａないしそれに接続された第１トランジ
スタTx2のソース端子が負になる。それにより、ソース
端子は第１トランジスタTx2のゲート端子より負にな
り、それにより、第１トランジスタTx2は阻止されず、
第２コンデンサCp2は再び放電されることとなる。従っ
て、第１トランジスタTx2のゲート端子と、ソース端子
との間に第２トランジスタTy2が接続され、第２トラン
ジスタTy2のゲート端子は、第１トランジスタTx2のドレ
イン端子と接続されている。上記の第２のトランジスタ
Ty2により、第１トランジスタTx2のゲート端子も、第１
トランジスタTx2のソース端子の電位へもたらされ、そ
の結果第１トランジスタTx2はオフになる。
第２トランジスタTy2及び第１クロック信号端子を介
しての第２コンデンサCp2の放電を阻止するため、第１
のコンデンサCb2が設けられている。
しての第２コンデンサCp2の放電を阻止するため、第１
のコンデンサCb2が設けられている。
本発明の手法により第１トランジスタTx2のソース端
子とウエルKw−ここにはトランジスタTx2が形成されて
いる−の端子との間に第３のトランジスタTz2が接続さ
れており、この第３のトランジスタTz2のゲート端子は
同様に第１トランジスタTx2のドレイン端子に接続され
ている。
子とウエルKw−ここにはトランジスタTx2が形成されて
いる−の端子との間に第３のトランジスタTz2が接続さ
れており、この第３のトランジスタTz2のゲート端子は
同様に第１トランジスタTx2のドレイン端子に接続され
ている。
図２から明らかなように第2,第３トランジスタTy2,Tz
2も、ｐウエル−この中に第１トランジスタTr2が形成さ
れている−内に配されている。破線で示すように、それ
らのトランジスタは固有のウエル内に配されてよく、こ
こで、ウエルは有利に、線路により相互に接続されてい
る。
2も、ｐウエル−この中に第１トランジスタTr2が形成さ
れている−内に配されている。破線で示すように、それ
らのトランジスタは固有のウエル内に配されてよく、こ
こで、ウエルは有利に、線路により相互に接続されてい
る。
第３のトランジスタTz2により、ウエル−これは、図
１中ノードKwにより表されている−は、負電位に保持さ
れ、その結果、ｐウエルとｎウエルとの間のPn接合部は
阻止方向に極性付けられていて、もはや電流は流れ得な
い。更に、第３のトランジスタTz2によりウエル−ウエ
ル障壁層コンデンサCwが充電され、その結果ｐ−ウエル
は、第３トランジスタTz2の阻止の際にも負の電位に保
持される。
１中ノードKwにより表されている−は、負電位に保持さ
れ、その結果、ｐウエルとｎウエルとの間のPn接合部は
阻止方向に極性付けられていて、もはや電流は流れ得な
い。更に、第３のトランジスタTz2によりウエル−ウエ
ル障壁層コンデンサCwが充電され、その結果ｐ−ウエル
は、第３トランジスタTz2の阻止の際にも負の電位に保
持される。
図２には、更に、寄生的npnトランジスタTpが示され
ており、このnpnトランジスタTpは、第１トランジスタT
x2のn+ドレイン領域、ｐウエル及びｎウエルにより形成
される。上記の寄生的トランジスタTpは図１にも示され
ている。明示されているように、ｐウエルが、第１トラ
ンジスタTx2のドレイン端子より正である場合には当該
のトランジスタは導通し、漏れ電流を生じさせることと
なるのである。
ており、このnpnトランジスタTpは、第１トランジスタT
x2のn+ドレイン領域、ｐウエル及びｎウエルにより形成
される。上記の寄生的トランジスタTpは図１にも示され
ている。明示されているように、ｐウエルが、第１トラ
ンジスタTx2のドレイン端子より正である場合には当該
のトランジスタは導通し、漏れ電流を生じさせることと
なるのである。
このことは、本発明の第３のトランジスタにより有効
に阻止される。
に阻止される。
既述のように、複数の本発明の回路装置を直列的に接
続して負の電圧のみならず、給電電圧に比して高い負の
電圧−例えばフラッシュ−EPROM−メモリのプログラミ
ング及び消去のため必要とされるような高い負の電圧−
を生じさせ得る。
続して負の電圧のみならず、給電電圧に比して高い負の
電圧−例えばフラッシュ−EPROM−メモリのプログラミ
ング及び消去のため必要とされるような高い負の電圧−
を生じさせ得る。
図３には、そのような図１の回路装置の複数のＮ個の
回路装置が示してある。第１のトランジスタは、Tx1〜T
xNで示されている。他の回路構成部分は、同じように番
号付けしてある。ｎ番目の回路装置の第２コンデンサCp
Nは、クロック信号電圧を加えられない、それというの
は、そこからは負の高電圧を取出すべきであるからであ
る。図３に示すようなチャージポンプ−これはＮのチャ
ージポンプから成る−により、次のようにすれば、（Ｎ
−１）・Uoを生じさせ得る、即ち、第１ポンプ段の入力
側がアースで作動され、Uoはクロック信号のレベルであ
るようにすれば、、（Ｎ−１）Uoを生じさせ得るのであ
る。ここでクロック信号F1…F4は、図６に示すような時
間的経過を有する。クロックF3,F4はクロック信号F1,F2
と同じ時間的経過を有し、但し、半周期だけずれてい
る。
回路装置が示してある。第１のトランジスタは、Tx1〜T
xNで示されている。他の回路構成部分は、同じように番
号付けしてある。ｎ番目の回路装置の第２コンデンサCp
Nは、クロック信号電圧を加えられない、それというの
は、そこからは負の高電圧を取出すべきであるからであ
る。図３に示すようなチャージポンプ−これはＮのチャ
ージポンプから成る−により、次のようにすれば、（Ｎ
−１）・Uoを生じさせ得る、即ち、第１ポンプ段の入力
側がアースで作動され、Uoはクロック信号のレベルであ
るようにすれば、、（Ｎ−１）Uoを生じさせ得るのであ
る。ここでクロック信号F1…F4は、図６に示すような時
間的経過を有する。クロックF3,F4はクロック信号F1,F2
と同じ時間的経過を有し、但し、半周期だけずれてい
る。
図３のチャージポンプの奇数のポンプ段は、クロック
信号F3,F4を供給され、偶数のポンプ段は、クロック信
号F1,F2を供給される。
信号F3,F4を供給され、偶数のポンプ段は、クロック信
号F1,F2を供給される。
図４は、本発明の別の実施例を示す。そこに示された
チャージポンプの回路装置では第４のNMOSトランジスタ
Tza1…TzaNが第１トランジスタTx1…Txzのドレイン端子
とウェルとの間に設けられている。第４トランジスタTz
a1…TxNのゲート端子は、それぞれ第１トランジスタTx1
…TxNのソース端子に接続されている。ここで第３のト
ランジスタはTzb1…TzbNで表されている。
チャージポンプの回路装置では第４のNMOSトランジスタ
Tza1…TzaNが第１トランジスタTx1…Txzのドレイン端子
とウェルとの間に設けられている。第４トランジスタTz
a1…TxNのゲート端子は、それぞれ第１トランジスタTx1
…TxNのソース端子に接続されている。ここで第３のト
ランジスタはTzb1…TzbNで表されている。
第４のトランジスタTza1…TzaNにより次のことが図ら
れる、即ち、第１トランジスタTx1…TxNのドレイン端子
において、それのソース端子におけるより低い電位が加
わる場合でも、当該の最も低い電位がウエルへ導かれ、
従って、ウエルが常に両電位のうち最も低い電位におか
れることが図られる。
れる、即ち、第１トランジスタTx1…TxNのドレイン端子
において、それのソース端子におけるより低い電位が加
わる場合でも、当該の最も低い電位がウエルへ導かれ、
従って、ウエルが常に両電位のうち最も低い電位におか
れることが図られる。
第４のトランジスタの代わりに、図１の回路装置ない
し図３のチャージポンプの有利な発展形態では第３コン
デンサC3が、第１トランジスタTx1…Txzのドレイン端子
とウエルKwとの間に挿入接続され得る。このことを図５
に示す。第３のコンデンサC3は、ウエル−ウエル−コン
デンサCw（図５中明示的には示されていない）と相俟っ
てウエル電位のさらなる低下を惹起する。
し図３のチャージポンプの有利な発展形態では第３コン
デンサC3が、第１トランジスタTx1…Txzのドレイン端子
とウエルKwとの間に挿入接続され得る。このことを図５
に示す。第３のコンデンサC3は、ウエル−ウエル−コン
デンサCw（図５中明示的には示されていない）と相俟っ
てウエル電位のさらなる低下を惹起する。
図３〜図５に示す本発明の回路装置は、高い効率の特
長を有し、その結果ほぼ2.5Vの小さな給電電圧の場合に
も−20Vの出力電圧を達成可能である。
長を有し、その結果ほぼ2.5Vの小さな給電電圧の場合に
も−20Vの出力電圧を達成可能である。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−198887（ＪＰ，Ａ)
特開 平７−327357（ＪＰ，Ａ)
特開2000−173288（ＪＰ，Ａ)
特表 平11−503261（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/07
Claims (6)
- 【請求項１】負電圧生成用回路装置であって、第１トラ
ンジスタ（Tx2）と第２トランジスタ（Ty2）と第２コン
デンサ（Cp2）とを有し、 −前記第１トランジスタ（Tx2）の第１の端子が、入力
端子（Ｅ）に接続され、それの第２の端子が回路装置の
出力端子（Ａ）に接続されており、それのゲート端子が
第１コンデンサ（Cb2）を介して第１クロック信号端子
に接続されており、 −前記第２トランジスタ（Ty2）の第１の端子が第１ト
ランジスタ（Tx2）のゲート端子に接続され、前記第２
トランジスタ（Tx2）の第２の端子が第１トランジスタ
（Tx2）の第２端子に接続され、前記第２トランジスタ
（Ty2）のゲート端子が第１トランジスタ（Ty2）の第１
端子に接続されており、 −前記第２コンデンサの第１端子が第１トランジスタ
（Tx2）の第２端子に接続され、前記第２コンデンサの
第２端子が第２クロック信号端子に接続されており、 −ここで第１及び第２のトランジスタ（Tx2,Ty2）は、
トリプル３重−ウエル内に形成されたMOS−トランジス
タである当該の回路装置において、 第３トランジスタ（Tz2）の第１端子が、第１トランジ
スタ（Tx2）の第２端子に接続され、第３トランジスタ
（Tz2）の第２端子が第１、第２及び第３のトランジス
タ（Tx2,Ty2,Tz2）を含む単数乃至複数のウエルと接続
され、第３トランジスタ（Tz2）のゲート端子が第１ト
ランジスタ（Tx2）の第１端子と接続されていることを
特徴とする負電圧生成用回路装置。 - 【請求項２】第４トランジスタ（Tza2）の第１端子が第
１トランジスタ（Tx2）の第１端子に接続され、第４ト
ランジスタ（Tza2）の第２端子が第１、第２及び第３の
トランジスタ（Tx2,Ty2,Tza2,Tzb2）を含む単数乃至複
数ウエルに接続され、第４トランジスタ（Tza2）のゲー
ト端子が、第１トランジスタ（Tx2）の第２端子に接続
されていることを特徴とする請求項１記載の回路装置。 - 【請求項３】第３コンデンサ（C3）の第１端子が第１ト
ランジスタ（Tx2）の第１端子と接続され、第３コンデ
ンサ（C3）の第２端子が第１、第２及び第３のトランジ
スタ（Tx2,Ty2,Tz2）を含む単数乃至複数のウエル（K
w）と接続されていることを特徴とする請求項１記載の
回路装置。 - 【請求項４】負の電圧を生成するためのチャージポンプ
において、 請求項１から３までのうちいずれか１項記載による少な
くとも２つの回路装置が直列に接続されており、前記の
回路装置のうちの第１のものの入力端子がアース電位に
接続されていることを特徴とするチャージポンプ。 - 【請求項５】請求項４記載のチャージポンプの作動方法
において、それぞれの回路装置のクロック端子における
クロック信号（F1,F2ないしF3,F4）が先行する回路装置
のクロック信号（F3,F4ないしF1,F2）に比して半周期だ
けずらされていることを特徴とするチャージポンプ作動
方法。 - 【請求項６】少なくとも、第２クロック信号端子におけ
るクロック信号（F2,F4）の衝撃係数（オンオフ比）が
0.5より大であることを特徴とする請求項５記載の方
法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702535 | 1997-01-24 | ||
| DE19702535.8 | 1997-01-24 | ||
| PCT/DE1997/002154 WO1998033264A1 (de) | 1997-01-24 | 1997-09-23 | Schaltungsanordnung zum erzeugen negativer spannungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000508520A JP2000508520A (ja) | 2000-07-04 |
| JP3386141B2 true JP3386141B2 (ja) | 2003-03-17 |
Family
ID=7818267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53146198A Expired - Fee Related JP3386141B2 (ja) | 1997-01-24 | 1997-09-23 | 負電圧生成用回路装置 |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0954896B1 (ja) |
| JP (1) | JP3386141B2 (ja) |
| KR (1) | KR100403825B1 (ja) |
| CN (1) | CN1123110C (ja) |
| AT (1) | ATE204413T1 (ja) |
| BR (1) | BR9714533A (ja) |
| DE (1) | DE59704336D1 (ja) |
| ES (1) | ES2163135T3 (ja) |
| RU (1) | RU2189686C2 (ja) |
| UA (1) | UA52716C2 (ja) |
| WO (1) | WO1998033264A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101802396B1 (ko) * | 2016-04-18 | 2017-11-28 | 솔로몬 시스테크 (선전) 리미티드 | 차지 펌프 회로 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3554497B2 (ja) * | 1998-12-08 | 2004-08-18 | シャープ株式会社 | チャージポンプ回路 |
| DE19953882C2 (de) | 1999-11-09 | 2001-10-18 | Infineon Technologies Ag | Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen |
| TW486869B (en) * | 1999-12-27 | 2002-05-11 | Sanyo Electric Co | Voltage producing circuit and a display device provided with such voltage producing circuit |
| EP1550017A4 (en) * | 2002-09-20 | 2007-06-27 | Atmel Corp | NEGATIVE CHARGE PUMP WITH MAIN BODY TENSION |
| CN101867290A (zh) * | 2010-06-17 | 2010-10-20 | 清华大学 | 低功耗电荷泵电路 |
| CN103123801B (zh) * | 2011-11-18 | 2016-03-30 | 智原科技股份有限公司 | 存储器装置及其负位线信号产生装置 |
| CN104767383B (zh) * | 2015-04-21 | 2017-07-14 | 苏州芯宽电子科技有限公司 | 一种低压四相位电荷泵升压电路 |
| JP6783879B2 (ja) | 2019-01-29 | 2020-11-11 | ウィンボンド エレクトロニクス コーポレーション | チャージポンプ回路 |
| CN111224541B (zh) * | 2020-02-18 | 2024-05-31 | 恩智浦有限公司 | 控制功率开关的开关顺序以缓解电压过应力 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8702734A (nl) * | 1987-11-17 | 1989-06-16 | Philips Nv | Spanningsvermenigvuldigschakeling en gelijkrichtelement. |
| IT1221261B (it) * | 1988-06-28 | 1990-06-27 | Sgs Thomson Microelectronics | Moltiplicatore di tensione omos |
| JP3307453B2 (ja) * | 1993-03-18 | 2002-07-24 | ソニー株式会社 | 昇圧回路 |
| US5422586A (en) * | 1993-09-10 | 1995-06-06 | Intel Corporation | Apparatus for a two phase bootstrap charge pump |
| TW271011B (ja) * | 1994-04-20 | 1996-02-21 | Nippon Steel Corp |
-
1997
- 1997-09-23 AT AT97909176T patent/ATE204413T1/de active
- 1997-09-23 DE DE59704336T patent/DE59704336D1/de not_active Expired - Lifetime
- 1997-09-23 RU RU99118225/09A patent/RU2189686C2/ru active
- 1997-09-23 BR BR9714533-5A patent/BR9714533A/pt not_active IP Right Cessation
- 1997-09-23 WO PCT/DE1997/002154 patent/WO1998033264A1/de active IP Right Grant
- 1997-09-23 ES ES97909176T patent/ES2163135T3/es not_active Expired - Lifetime
- 1997-09-23 JP JP53146198A patent/JP3386141B2/ja not_active Expired - Fee Related
- 1997-09-23 KR KR10-1999-7004777A patent/KR100403825B1/ko not_active IP Right Cessation
- 1997-09-23 UA UA99074266A patent/UA52716C2/uk unknown
- 1997-09-23 EP EP97909176A patent/EP0954896B1/de not_active Expired - Lifetime
- 1997-09-23 CN CN97181534A patent/CN1123110C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101802396B1 (ko) * | 2016-04-18 | 2017-11-28 | 솔로몬 시스테크 (선전) 리미티드 | 차지 펌프 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0954896A1 (de) | 1999-11-10 |
| ATE204413T1 (de) | 2001-09-15 |
| WO1998033264A1 (de) | 1998-07-30 |
| KR100403825B1 (ko) | 2003-11-01 |
| UA52716C2 (uk) | 2003-01-15 |
| CN1123110C (zh) | 2003-10-01 |
| EP0954896B1 (de) | 2001-08-16 |
| ES2163135T3 (es) | 2002-01-16 |
| RU2189686C2 (ru) | 2002-09-20 |
| BR9714533A (pt) | 2000-05-02 |
| JP2000508520A (ja) | 2000-07-04 |
| CN1245595A (zh) | 2000-02-23 |
| KR20000069202A (ko) | 2000-11-25 |
| DE59704336D1 (de) | 2001-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130574A (en) | Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump | |
| US6130572A (en) | NMOS negative charge pump | |
| US6359501B2 (en) | Charge-pumping circuits for a low-supply voltage | |
| KR950002726B1 (ko) | 기판전압 발생기의 전하 펌프 회로 | |
| US5625544A (en) | Charge pump | |
| US6603346B2 (en) | Semiconductor booster circuit having cascaded MOS transistors | |
| US7602231B2 (en) | Charge-pump circuit | |
| US7190211B2 (en) | Semiconductor device equipped with a voltage step-up circuit | |
| JP3550197B2 (ja) | 半導体メモリ装置の電圧昇圧回路 | |
| US7365591B2 (en) | Voltage generating circuit | |
| EP0843402B1 (en) | BiCMOS negative charge pump | |
| JP2000069745A (ja) | 昇圧回路 | |
| KR890004337A (ko) | 반도체집적회로 | |
| US7439795B2 (en) | Charge pump circuit with reduced parasitic capacitance | |
| US6356137B1 (en) | Voltage boost circuit with low power supply voltage | |
| JP3386141B2 (ja) | 負電圧生成用回路装置 | |
| Lin et al. | Novel high positive and negative pumping circuits for low supply voltage | |
| JPH07154964A (ja) | 低電圧チャージポンプ | |
| JP3154727B2 (ja) | 電圧増倍のための装置 | |
| CN101227143A (zh) | 升压电路 | |
| US5886887A (en) | Voltage multiplier with low threshold voltage sensitivity | |
| JP3354709B2 (ja) | 半導体昇圧回路 | |
| US5815026A (en) | High efficiency, high voltage, low current charge pump | |
| KR100296861B1 (ko) | 전하 펌프 | |
| JP4773746B2 (ja) | 昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |