JP2000508520A - 負電圧生成用回路装置 - Google Patents

Abstract

(57)【要約】 負電圧生成用回路装置であって、第１トランジスタ（Ｔｘ2）と第２トランジスタ（Ｔｙ2）と第２コンデンサ（Ｃｐ2）とを有し、前記第１トランジスタ（Ｔｘ2）の第１の端子が、入力端子（Ｅ）に接続され、それの第２の端子が回路装置の出力端子（Ａ）に接続されており、それのゲート端子が第１コンデンサ（Ｃｂ2）を介してクロック信号端子に接続されており、前記第２トランジスタ（Ｔｘ2）の第１の端子が第１トランジスタ（Ｔｘ2）のゲート端子に接続され、前記第２トランジスタ（Ｔｘ2）の第２の端子が第１トランジスタ（Ｔｘ2）の第２端子に接続され、前記第２トランジスタ（Ｔｙ2）のゲート端子が、第１トランジスタ（Ｔｘ2）の第１端子に接続されており、前記第２コンデンサの第１端子が第１トランジスタ（Ｔｘ2）の第２端子に接続され、前記第２コンデンサの第２端子が第２クロック端子に接続されており、ここでトランジスタ（Ｔｘ2，Ｔｙ2）は、トリプル３重−ウエル内に形成されたＭＯＳ─トランジスタである当該の回路装置が提示される。ここで、第３トランジスタ（Ｔｚ2）の第１端子が、第１トランジスタ（Ｔｘ2）の第２端子に接続され、第３トランジスタ（Ｔｚ2）の第２端子がトランジスタ（Ｔｘ２，Ｔｙ2，Ｔｚ2）を含む単数／複数のウエルと接続され、第３トランジスタ（Ｔｚ2）のゲート端子が第１トランジスタ（Ｔｘ2）の第１端子と接続されているのである。

Description

【発明の詳細な説明】 負電圧生成用回路装置 本発明は負電圧生成用回路装置であって、第１トランジスタと第２トランジス タと第２コンデンサとを有し、前記第１トランジスタの第１の端子が、入力端子 に接続され、それの第２の端子が回路装置の出力端子に接続されており、それの ゲート端子が第１コンデンサを介してクロック信号端子に接続されており、前記 第２トランジスタの第１の端子が第１トランジスタのゲート端子に接続され、前 記第２トランジスタの第２の端子が第１トランジスタの第２端子に接続され、前 記第２トランジスタのゲート端子が第１トランジスタの第１端子に接続されてお り、前記第２コンデンサの第１端子が第１トランジスタの第２端子に接続され、 前記第２コンデンサの第２端子が第２クロック端子に接続されており、ここでト ランジスタは、トリプル３重−ウエル内に形成されたＭＯＳ─トランジスタであ る当該の回路装置に関する。 そのような回路装置は、ＤＥ１９６０１３６９Ｃ１から公知である。ここでは トランジスタはｐウエルにおけるｎチャネル−トランジスタとして実現されてい る。ｐウエルは、深い絶縁ｎ─ウエル内に形成されており、該深い絶縁分離ｎ─ ウエルはｐ─サブストレー ト内に設けられている。 基本的に、回路装置はそのようにしてｎ−サブストレートにてＰ−ＭＯＳ─ト ランジスタでも実現し得る。 深いｎ─ウエルはＰ─サブストレートと同様にアース電位と接続されている。 ｐウエルが、第１トランジスタのドレイン−又はソース端子における最も負の電 圧より負にバイアスされた場合、回路の立ち上がった状態にて、寄生ウエル−サ ブストレート−バイポーラトランジスタを介して漏れ電流が流れ得ない。而して 、例えば、エミッタとして作用するＮＭＯＳトランジスタのｎ＋ドレイン領域と 、ベースを形成するｐウエルと、コレクタを形成するｎ─ウエルとによりｎｐｎ トランジスタが形成される。ウエル電位がＮＭＯＳトランジスタのドレイン領域 より正である場合、寄生ｎｐｎトランジスタが導通し、チャージポンプの効率が 不都合な影響を受ける。 チャージポンプとして動作する公知の回路装置の原理は、次のことに基づく、 即ち、コンデンサ−これは第１トランジスタのドレイン端子に接続されている− からコンデンサ−これはそれのソース端子に接続されている−へ電荷がポンピン グされるという原理に基づく、ここで、交互にその都度さらなるコンデンサ端子 へ電圧が印加されるのである。複数個Ｎのそのような回路装置が相互に直列的に 接続され、第１の回路装置 の入力側及び出力側に接続されたコンデンサがアース端子に接続されている場合 、理諭的に出力電圧｜（Ｎ─１）Ｕｏ｜が得られるべきである。ここで、Ｕｏは 、クロック信号端子における電圧である。 チャージ過程はダイナミック過程であって、このダイナミック過程では絶えず 、回路装置の第１トランジスタのソース及びドレイン端子における電圧が変化し 、その結果規則的に寄生的バイポーラトランジスタが投入接続される。 上記問題の解決のため、ＤＥ１９６０１３６９Ｃ１は次のことを提案する、即 ち、そこにてトランジスタが配置されているウエルを、トランジスタのそれぞれ のソース端子と接続するのである、それというのは立ち上がった状態において、 その都度最も負の電圧が加わるからである。然し乍ら、上記の仮定は、実際には 決して本来起こらないチャージポンプ回路のスタチックな終状態に対して成立つ 。それというのは、チャージポンプから絶えず負荷により電荷が引き出されるか らである。 公知回路では、投入の際既に、ウエルは、ドレイン端子より高いクロック信号 電圧に相応する電位におかれ、従って、バイポーラトランジスタがオンになり、 そのことにより、著しい効率損失を来す、それというのは、それにより、チャー ジポンプは一方では理論的に可能な最大出力電圧に到達せず、他方では達成すべ き出力電圧に遥かに緩慢に到達するからである。 従って、本発明の基礎を成す課題とするところは高い効率を以て負電圧生成用 回路装置を提供することにある。 本発明の回路装置ないし複数のそのような回路装置から成るチャージポンプの 場合、第３のトランジスタが設けられ、この第３のトランジスタは、次のような 際のみウエルを第１（チャージ）トランジスタのソース端子と接続する、即ち、 ソース端子における電位が、第１トランジスタのドレイン端子における電位より 負である場合のみ接続する。この場合において、ウエルコンデンサ−これは両ウ エル間のｐｎ障壁層により生じる−がソース電位に充電され、そして、ウエルを 十分な長く当該電位に保持する−たとえ第３トランジスタが再びオフになっても −、それというのは、第１トランジスタのドレイン端子電位がそれのソース端子 電位より負になるからである。 本発明の実施形態では、第４のトランジスタが設けられ、この第４のトランジ スタは、ドレイン電位が第１トランジスタのソース端子電位より負である場合、 ウエルを第１トランジスタのドレイン端子と接続する。要するに、当該実施形態 では、ウエルコンデンサは、常に負電位に充電され、その結果次のようなスタチ ックな状態が起こり得ないようになる、即ち、ウエルが、第１トランジスタの端 子のうちの１つより正であ り、従って、寄生バイポーラトランジスタが導通するようなスタチックな状態は 起こり得ない。 本発明のさらなる有利な実施形態によれば、第１トランジスタのドレイン端子 とウエルとの間にコンデンサを設ける。当該のコンデンサは、第１コンデンサの 投入フェーズ中ウエルコンデンサと同様にソース端子電位へ充電され、そこで第 ３トランジスタの阻止フェーズにてウエルコンデンサに直列に接続され、その結 果ドレイン端子電位の低下の際ウエルコンデンサにおける電圧が、一層低い値へ シフトされる。従って、ウエルは、第１のトランジスタのソース端子を介する純 然たる充電により可能であるよりも負である。 本発明の回路装置の複数個の直列接続により創出し得るチャージポンプにより 、非揮発性メモリ殊にフラッシュＥＰＲＯＭのプログラミング及び／又は消去に 必要とされるような−１２Ｖ又は−２０Ｖの電圧が生ぜしめられ得、チップ給電 電圧の場合たんに２．５Ｖである。 そのようなチャージポンプでは、奇数の回路装置に第１，第２クロック信号が 供給され、偶数の回路装置には、第３，第４クロック信号が供給され、このクロ ック信号は、第１、第２クロック信号と同じ特性経過を有するが半周期だけずれ ている。有利には回路装置の第２クロック信号端子におけるクロック信号は、０ ．５より大のキーイング比を有し、その結果第２，第 ４クロック信号は重なり合う、それにより、第１トランジスタはプリチャージさ れ、それにより効率増大が生ぜしめられる。 次の本発明を図を用いて実施例に即して説明する。 図１は本発明の回路装置の詳細回路図である。 図２は、トリプル３重−ウエル技術によるＰ−サブストレートにてそのような 回路装置を実現するための基本構成図である。 図３は、チャージポンプの第１実施例の概念図である。 図４はチャージポンプの第２実施例の概念図である。 図５はチャージポンプの第３実施例の概念図である。 図６はクロック信号の時間的特性経過を示す特性図である。 図１に示すように、本発明の回路装置─これは負の電圧の生成のための多段の チャージポンプの１つの段と見なし得る−では入力端子Ｅと出力端子Ａとの間に 第１のＮＭＯＳトランジスタＴｘ2が接続されている。 図２に示すように、第１トランジスタＴｘ2はｐウエル内に形成されており、 このｐウエルは、深い絶縁性ｎウエル内に配されている。上記の深いｎウエルは 、Ｐサブストレート内に形成されている。ｎウエルも 、Ｐサブストレートも、アースに接続されている。 第１トランジスタＴｘ2のゲート端子は、第１コンデンサＣｂ2を介して第１の クロック信号端子─これには第１のクロック信号Ｆ１を印加し得る−に接続され ている。第１トランジスタＴｘ2のソース端子は、第２コンデンサＣｐ2の第１端 子に接続されており、第２コンデンサＣｐ2の第２端子は、第２クロック信号端 子─これには第２クロック信号Ｆ２を印加し得る−に接続されている。 回路装置の入力端子Ｅは、さらなる同種の回路装置の出力端子に接続され得、 このことは、図３中に詳細に示されている通りであり、図１中当該のさらなる回 路装置の第２のコンデンサＣｐ1に示されている通りである。 図６に示すように、第２，第４クロック信号Ｆ２，Ｆ４は同じ時間的特性経過 を示し、但し、半周期だけ相互にずらされている。第２，第４クロック信号端子 に正の電圧をそのように交互に加えることにより、電荷チャージは、図３の回路 装置のチェーン縦続接続の、さらなる、ないし先行する回路装置の第２コンデン サＣｐ1から、後続の、図１に示す回路装置の第２のコンデンサＣｐ2へ、第１ト ランジスタＴｘ2を介してポンピングされる。第１トランジスタＴｘ2のゲート端 子は、ポンプフェーズ中第１のクロック信号Ｆ１−それの時間的特性経過を同様 に図６に示す−により、 第１トランジスタＴｘ2のソース端子に比して正の電位へ引き寄せられ、その結 果第１トランジスタＴｘ2は導通する。有利には、クロック信号Ｆ２とＦ４は、 幾らか重なり合い、その結果第１トランジスタは、第１のクロック信号Ｆ１によ り導通接続される前に、プリチャージされる。 第２コンデンサＣｐ2への電荷チャージのポンプにより第２コンデンサＣｐ2は 充電され、第２クロック信号Ｆ２の遮断後出力端子Ａないしそれに接続された第 １トランジスタＴｘ2のソース端子が負になる。それにより、ソース端子は第１ トランジスタＴｘ2のゲート端子より負になり、それにより、第１トランジスタ Ｔｘ2は阻止されず、第２コンデンサＣｐ2は再び放電されることとなる。従って 、第１トランジスタＴｘ2のゲート端子と、ソース端子との間に第２トランジス タＴｙ2が接続され、第２トランジスタＴｙ2のゲート端子は、第１トランジスタ Ｔｘ2のドレイン端子と接続されている。上記の第２のトランジスタＴｙ2により 、第１トランジスタＴｘ2のゲート端子も、第１トランジスタＴｘ2のソース端子 の電位へもたらされ、その結果第１トランジスタＴｘ2はオフになる。 第２トランジスタＴｙ2及び第１クロック信号端子を介しての第２コンデンサ Ｃｐ2の放電を阻止するため、第１のコンデンサＣｂ2が設けられている。 本発明の手法により第１トランジスタＴｘ2のソー ス端子とウエルＫｗ─ここにはトランジスタＴｘ2が形成されている−の端子と の間に第３のトランジスタＴｚ2が接続されており、この第３のトランジスタＴ ｚ2のゲート端子は同様に第１トランジスタＴｘ2のドレイン端子に接続されてい る。 図２から明らかなように第２，第３トランジスタＴｙ2,Ｔｚ2も、ｐウエル− この中に第１トランジスタＴｒ2が形成されている−内に配されている。破線で 示すように、それらのトランジスタは固有のウエル内に配されてよく、ここで、 ウエルは有利に、線路により相互に接続されている。 第３のトランジスタＴｚ2により、ウエル−これは、図１中ノードＫｗにより 表されている−は、負電位に保持され、その結果、ｐウエルとｎウエルとの間の Ｐｎ接合部は阻止方向に極性付けられていて、もはや電流は流れ得ない。更に、 第３のトランジスタＴｚ2によりウエル−ウエル障壁層コンデンサＣｗが充電さ れ、その結果ｐ−ウエルは、第３トランジスタＴｚ2の阻止の際にも負の電位に 保持される。 図２には、更に、寄生的ｎｐｎトランジスタＴｐが示されており、このｎｐｎ トランジスタＴｐは、第１トランジスタＴｘ2のｎ⁺ドレイン領域、ｐウエル及び ｎウエルにより形成される。上記の寄生的トランジスタＴｐは図１にも示されて いる。明示されているように、ｐウエルが、第１トランジスタＴｘ2のドレイン 端子より正である場合には当該のトランジスタは導通し、漏れ電流を生じさせる こととなるのである。 このことは、本発明の第３のトランジスタにより有効に阻止される。 既述のように、複数の本発明の回路装置を直列的に接続して負の電圧のみなら ず、給電電圧に比して高い負の電圧─例えばフラッシュ−ＥＰＲＯＭ─メモリの プログラミング及び消去のため必要とされるような高い負の電圧─を生じさせ得 る。 図３には、そのような図１の回路装置の複数のＮ個の回路装置が示してある。 第１のトランジスタは、Ｔｘ1〜ＴｘＮで示されている。他の回路構成部分は、 同じように番号付けしてある。ｎ番目の回路装置の第２コンデンサＣｐＮは、ク ロック信号電圧を加えられない、それというのは、そこからは負の高電圧を取出 すべきであるからである。図３に示すようなチャージポンプ−これはＮのチャー ジポンプから成る−により、次のようにすれば、（Ｎ─１）・Ｕｏを生じさせ得 る、即ち、第１ポンプ段の入力側がアースで作動され、Ｕｏはクロック信号のレ ベルであるようにすれば、、（Ｎ─１）Ｕｏを生じさせ得るのである。ここでク ロック信号Ｆ１…Ｆ４は、図６に示すような時間的経過を有する。クロックＦ３ ，Ｆ４はクロック信号Ｆ１，Ｆ２と同じ時間的経過を有し、但し、半周期だけず れている。 図３のチャージポンプの奇数のポンプ段は、クロック信号Ｆ３，Ｆ４を供給さ れ、偶数のポンプ段は、クロック信号Ｆ１，Ｆ２を供給される。 図４は、本発明の別の実施例を示す。そこに示されたチャージポンプの回路装 置では第４のＮＭＯＳトランジスタＴｚａ1…ＴｚａＮが第１トランジスタＴｘ1 …Ｔｘｚのドレイン端子とウェルとの間に設けられている。第４トランジスタＴ ｚａ1…ＴｘＮのゲート端子は、それぞれ第１トランジスタＴｘ1…ＴｘＮのソー ス端子に接続されている。ここで第３のトランジスタはＴｚｂ1…ＴｚｂＮで表 されている。 第４のトランジスタＴｚａ1…ＴｚａＮにより次のことが図られる、即ち、第 １トランジスタＴｘ１…ＴｘＮのドレイン端子において、それのソース端子にお けるより低い電位が加わる場合でも、当該の最も低い電位がウエルへ導かれ、従 って、ウエルが常に両電位のうち最も低い電位におかれることが図られる。 第４のトランジスタの代わりに、図１の回路装置ないし図３のチャージポンプ の有利な発展形態では第３コンデンサＣ３が、第１トランジスタＴｘ1…Ｔｘｚ のドレイン端子とウエルＫｗとの間に挿入接続され得る。このことを図５に示す 。第３のコンデンサＣ３は、ウエル−ウエル−コンデンサＣｗ（図５中明示的に は示されていない）と相俟ってウエル電位のさらなる低下を惹起する。 図３〜図５に示す本発明の回路装置は、高い効率の特長を有し、その結果ほぼ ２．５Ｖの小さな給電電圧の場合にも−２０Ｖの出力電圧を達成可能である。

───────────────────────────────────────────────────── 【要約の続き】 タ（Ｔｘ2）の第２端子に接続され、第３トランジスタ （Ｔｚ2）の第２端子がトランジスタ（Ｔｘ２，Ｔｙ2， Ｔｚ2）を含む単数／複数のウエルと接続され、第３ト ランジスタ（Ｔｚ2）のゲート端子が第１トランジスタ （Ｔｘ2）の第１端子と接続されているのである。

Claims (1)

1. 【特許請求の範囲】 １． 負電圧生成用回路装置であって、第１トランジスタ（Ｔｘ2）と第２トラ ンジスタ（Ｔｙ2）と第２コンデンサ（Ｃｐ2）とを有し、 −前記第１トランジスタ（Ｔｘ2）の第１の端子が、入力端子（Ｅ）に接続 され、それの第２の端子が回路装置の出力端子（Ａ）に接続されており、それの ゲート端子が第１コンデンサ（Ｃｂ2）を介してクロック信号端子に接続されて おり、 −前記第２トランジスタ（Ｔｘ2）の第１の端子が第１トランジスタ（Ｔｘ2 ）のゲート端子に接続され、前記第２トランジスタ（Ｔｘ2）の第２の端子が第 １トランジスタ（Ｔｘ2）の第２端子に接続され、前記第２トランジスタ（Ｔｙ2 ）のゲート端子が第１トランジスタ（Ｔｘ2）の第１端子に接続されており、 −前記第２コンデンサの第１端子が第１トランジスタ（Ｔｘ2）の第２端子 に接続され、前記第２コンデンサの第２端子が第２クロック端子に接続されてお り、 −ここでトランジスタ（Ｔｘ2，Ｔｙ2）は、トリプル３重−ウエル内に形成 されたＭＯＳ−トランジスタである当該の回路装置において、 第３トランジスタ（Ｔｚ2）の第１端子が、第１ トランジスタ（Ｔｘ2）の第２端子に接続され、第３トランジスタ（Ｔｚ2）の第 ２端子がトランジスタ（Ｔｘ2，Ｔｙ2，Ｔｚ2）を含む単数／複数のウエルと接 続され、第３トランジスタ（Ｔｚ2）のゲート端子が第１トランジスタ（Ｔｘ2） の第１端子と接続されていることを特徴とする負電圧生成用回路装置。 ２．第４トランジスタ（Ｔｚａ2）の第１端子が第１トランジスタ（Ｔｘ2）の第 １端子に接続され、第４トランジスタ（Ｔｚａ2）の第２端子がトランジスタ（ Ｔｘ2，Ｔｙ2，Ｔｚａ2，Ｔｚｂ2）を含む単数／複数ウエルに接続され、第４ト ランジスタ（Ｔｚａ2）のゲート端子が、第１トランジスタ（Ｔｘ2）の第２端子 に接続されていることを特徴とする請求項１記載の回路装置。 ３． 第３コンデンサ（Ｃ３）の第１端子が第１トランジスタ（Ｔｘ2）の第１ 端子と接続され、第３コンデンサ（Ｃ３）の第２端子がトランジスタ（Ｔｘ2,Ｔ ｙ2,Ｔｚ2）を含む単数／複数のウエル（Ｋｗ）と接続されていることを特徴と する請求項１記載の回路装置。 ４． 負の電圧を生成するためのチャージランプにおいて、 請求項１から３までのうちいずれか１項記載による少なくとも２つの回路装 置が直列に接続されてお り、前記の回路装置のうちの第１のものの入力端子がアース電位に接続されてい ることを特徴とするチャージポンプ。 ５． 請求項４記載のチャージランプの作動方法において、それぞれの回路装置 のクロック端子におけるクロック信号（Ｆ１，Ｆ２ないしＦ３，Ｆ４）が先行す る回路装置のクロック信号（Ｆ３，Ｆ４ないしＦ１，Ｆ２）に比して半周期だけ ずらされていることを特徴とするチャージランプ作動方法。 ６． 少なくとも、第２クロック信号端子におけるクロック信号（Ｆ２，Ｆ４） のキーイング比が０．５より大であることを特徴とする請求項５記載の方法。