KR890003011A - 층의 표면 효과를 측정할 수 있는 집적회로 시험 구조 및 시험 방법 - Google Patents

층의 표면 효과를 측정할 수 있는 집적회로 시험 구조 및 시험 방법 Download PDF

Info

Publication number
KR890003011A
KR890003011A KR1019880008413A KR880008413A KR890003011A KR 890003011 A KR890003011 A KR 890003011A KR 1019880008413 A KR1019880008413 A KR 1019880008413A KR 880008413 A KR880008413 A KR 880008413A KR 890003011 A KR890003011 A KR 890003011A
Authority
KR
South Korea
Prior art keywords
test
integrated circuit
layer
test structure
effect
Prior art date
Application number
KR1019880008413A
Other languages
English (en)
Inventor
앙드레 쥐쥬
Original Assignee
왈 장-클로드
에스지에스-톰슨 마이크로일렉트로닉스 에스.에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 왈 장-클로드, 에스지에스-톰슨 마이크로일렉트로닉스 에스.에이 filed Critical 왈 장-클로드
Publication of KR890003011A publication Critical patent/KR890003011A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음

Description

층의 표면효과를 측정할 수 있는 집적회로 시험 구조 및 시험 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2A 도 내지 제 2D는 본 발명에 따른 시험 패턴을 나타낸 도면. 제 3 도는 관련되는 층들의 표면 도전 변수의 간단한 측정이 가능한 본 발명에 따른 시험 패턴의 접속 방법을 개략적으로 나타낸 도면. 제 4 A도및 제 4B도는 본 발명의 한 실시예를 구성하는 NPN 트랜지스터에서 구현되는 본 발명에 따른 시험 패턴의 평면도 및 측면도.

Claims (3)

  1. 소정의 층에서 여러 도전 효과의 범위를 결정하고 표면효과를 윗지효과 및 주변 효과로부터 두 수직방향으로 분리하기 위한 집적회로 시험 구조에 있어서, 소정의 형태를 갖는 시험 패턴은 역방향으로 극성이 부여된 상기 층들로 구성되는 기본 소자들에 설치되고, 상기 층들이 각각 공동의 크기로써 다른 것들로부터 유래되는 측 두 길이값(YD) 및 두 폭의값(XD)만을 갖는 네개의 직사각형에 따라서 한계가 설정되는 최소한 제 시험패턴(11,13,15,17)으로 구성됨을 특지으로 하는 집적회로 시험 구조.
  2. 상기 층의 여러 부분으로 구성되는 소자들에 대해 제조 공정의 범위를 결정하기 위한 집적회로 층의 시험 구조에 있어서, 한 시험 영역에서 상기 층의 여러 부분들로써 즉 각 쌍이 공통의 크기를 나타내는 직사각형 형태를 갖는 상기 층의 여러 부분들로써 그 구성되는 적어도 네개의 기본 소자를 형성함을 특징으로 하는 집적회로 층의 시험구조.
  3. 다음의 여러 공정 즉 제 1 단자를 시험 패턴들의 제 1 단계와 관련되는 소자들의 제 1 접점에 접속하는 공정과, 패턴들의 제 2 단계와 관련되는 소자들의 다른 접점들을 전기변수의 측정수단을 통하여 제 2 단자와 접속하는 공정과, 상기 제 1 및 제 2 단자간에 전기 전원을 인가하는 공정과, 상기 전원에 의하여 제공된 전기 변수들을 측정하는 공정과 그로부터 X축 및 Y축상의 표면효과와 주변효과 및 윗지효과를 유도 해내는 공정들로 구성됨을 특징으로 하는 제 2 항에 따른 시험구조를 사용하는 시험 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880008413A 1987-07-07 1988-07-07 층의 표면 효과를 측정할 수 있는 집적회로 시험 구조 및 시험 방법 KR890003011A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8709903A FR2618021B1 (fr) 1987-07-07 1987-07-07 Structure et procede de test pour circuit integre permettant la determination des effets de surface de couches
FR87/09903 1987-07-07

Publications (1)

Publication Number Publication Date
KR890003011A true KR890003011A (ko) 1989-04-12

Family

ID=9353103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008413A KR890003011A (ko) 1987-07-07 1988-07-07 층의 표면 효과를 측정할 수 있는 집적회로 시험 구조 및 시험 방법

Country Status (6)

Country Link
US (1) US4906921A (ko)
EP (1) EP0299887B1 (ko)
JP (1) JPH0191430A (ko)
KR (1) KR890003011A (ko)
DE (1) DE3878065T2 (ko)
FR (1) FR2618021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397675B1 (ko) * 1998-12-16 2004-02-14 제일모직주식회사 내열도가 우수한 열가소성 수지 조성물

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2886176B2 (ja) * 1989-03-23 1999-04-26 三菱電機株式会社 埋め込みチャネルの物性特性測定法
US5196787A (en) * 1989-10-19 1993-03-23 Texas Instruments Incorporated Test circuit for screening parts
US5059897A (en) * 1989-12-07 1991-10-22 Texas Instruments Incorporated Method and apparatus for testing passive substrates for integrated circuit mounting
US5196802A (en) * 1990-04-23 1993-03-23 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for characterizing the quality of electrically thin semiconductor films
JP3017871B2 (ja) * 1991-01-02 2000-03-13 テキサス インスツルメンツ インコーポレイテツド Ｉｃデバイスに対するチップ上のバラツキ検知回路
US5239270A (en) * 1992-02-24 1993-08-24 National Semiconductor Corporation Wafer level reliability contact test structure and method
US5600578A (en) * 1993-08-02 1997-02-04 Advanced Micro Devices, Inc. Test method for predicting hot-carrier induced leakage over time in short-channel IGFETs and products designed in accordance with test results
US5548224A (en) * 1995-01-20 1996-08-20 Vlsi Technology, Inc Method and apparatus for wafer level prediction of thin oxide reliability
US6144040A (en) * 1999-01-22 2000-11-07 Lucent Technologies Inc. Van der pauw structure to measure the resistivity of a doped area under diffusion areas and gate structures
KR100663347B1 (ko) * 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
DE102009006482B4 (de) * 2009-01-28 2013-05-02 Atlanta Antriebssysteme E. Seidenspinner Gmbh & Co. Kg Getriebe mit Gegenlager

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974443A (en) * 1975-01-02 1976-08-10 International Business Machines Corporation Conductive line width and resistivity measuring system
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
US4486705A (en) * 1981-01-16 1984-12-04 Burroughs Corporation Method of testing networks on a wafer having grounding points on its periphery
GB2173037A (en) * 1985-03-29 1986-10-01 Philips Electronic Associated Semiconductor devices employing conductivity modulation
US4672314A (en) * 1985-04-12 1987-06-09 Rca Corporation Comprehensive semiconductor test structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397675B1 (ko) * 1998-12-16 2004-02-14 제일모직주식회사 내열도가 우수한 열가소성 수지 조성물

Also Published As

Publication number Publication date
EP0299887B1 (fr) 1993-02-03
DE3878065D1 (de) 1993-03-18
JPH0191430A (ja) 1989-04-11
US4906921A (en) 1990-03-06
FR2618021A1 (fr) 1989-01-13
EP0299887A1 (fr) 1989-01-18
DE3878065T2 (de) 1993-09-09
FR2618021B1 (fr) 1990-01-05

Similar Documents

Publication Publication Date Title
KR950001975A (ko) 탐색기
KR950006957A (ko) 중첩 오차 측정 패턴을 형성하는 단계를 포함하는 반도체 장치 제조 방법
KR890003011A (ko) 층의 표면 효과를 측정할 수 있는 집적회로 시험 구조 및 시험 방법
ATE172306T1 (de) Vorrichtung zum elektronischen prüfen von leiterplatten mit kontaktpunkten in extrem feinem raster (1/20 bis 1/10 zoll)
KR880003549A (ko) 전자부품 장착장치
KR940001341A (ko) 전자 장치로의 빠른 전기 접근을 위한 순간 접속법
KR960704237A (ko) Ic 핸들러의 ic 반송캐리어
PT1038186E (pt) Tomada de teste
KR940010258A (ko) 번인 테스트용 지그
KR970024383A (ko) 프로브 구조의 제조방법 및 이 방법에 사용되는 회로기판
KR920022440A (ko) 반도체 디바이스의 검사 장치
JPS6464285A (en) Printed board
JPS6228783Y2 (ko)
JPH0740577B2 (ja) プロ−ブカ−ド
JPS6228782Y2 (ko)
JP2583252B2 (ja) 半導体素子検査用コンタクタ
JPS6225433A (ja) 半導体素子特性測定装置
JPS57114866A (en) Measuring device of semiconductor device
JPH0648898Y2 (ja) プリント配線基板
JPH01276650A (ja) 樹脂封止型半導体装置
JPS57113243A (en) Stationary probe board
JPS6484630A (en) Measuring jig for semiconductor integrated circuit
JPH08213138A (ja) 電子部品用導通検査装置の導体の接続方法および電子 部品用導通検査装置の接続治具
JPH08304486A (ja) 四端子測定用接触子構造
JPS6415174U (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid