JPH0191430A - 集積回路の層の表面効果を決定するテスト構造及びテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、種々の伝導効果の影響範囲を決定するための
集積回路に対するテスト構造及び方法に関する。

従来の技術 集積回路の製造を行う分野では通常半導体つＩバーのバ
ッチ処即が行われ、夫々の集積回路はつエバー上では一
般に長方形の微小面積を占め多くの等しいパターンが同
一ウニバー上で繰り返される。しかし製造工程において
予め決められたパラメータについて規格からのずれがな
いことのチエツクを可能とするために、一般にそのウェ
ハー及び特定のバッチ処理の典型的な特徴を迅速にチエ
ツクするために設π１されたテストパターンを挿入する
ためのいくつかの長方形を設ける。

これらのテストパターンはウェハーが出来上がってケー
スに収められる前の工程パラメータのチエツクに役立ち
、また￥Ｊ造工稈の中間段階でその前の段階において既
に存在する欠陥を補正するために、又は多くの製造段階
が実行される前に廃棄するかどうかを決定するためのテ
ストを実行するのに用いられる。いずれの場合もこのテ
ストの結果はこれに続いて理論的には同一の方法で加］
［されるバッチ処理のパラメータの明確な設定をするた
めに用いられる。

主要なパラメータ中で決定したいものは、単位表面当り
の伝導度に関するパラメータである。実際集積回路の場
合にはしばしばそうであるように、多くの層状部分が表
面の特徴に関してじゃまになる。

半導体層内での電流の流れに関与する物理的な効果は、
これらの層の設計サイズが小さいことから非常に複雑で
、込み入っている。基本素子（ダイオード、トランジス
タ、抵抗）の表面がＶＪ造技術、特にフォトリソグラフ
ィの進歩によって縮小されたため、物理的な表面効果（
電流、静電容む１）は更に、次のような効果を示すニ ー延長された狭いパターンに対する周辺部の効果。

−正方形のパターンに対する角部の効果。

一方、これらの層の製造時には股ｈ１されたパターンと
シリコンへイオン注入を行ったものとの間には不可避的
な差が生じる。

この規格からのずれは製造工程に直接依存しており、ポ
ジティブの場合もネガティブの場合もある。これはまた
製造パラメータの変化にも関連してばらつく。

この規格からのずれの中には、すべての工程を行う場合
の不正確さを含む：マスク（位置決めの限界）の実行、
レベルの設定（樹脂マスクを行う場合の樹脂のオーバー
エツチング、ＬＯＧＯ３技術における横方向への酸化部
分の拡張）、及び拡散或いはイオン注入／アニーリング
（横方向の拡散）の各段階などである。

どの製造工程においても、微少でばらついた値の中でこ
れらの多くの効果（表面１周辺部、角部）を特定し区別
し得ること、及び時間の関数として進行程度を究明し得
ることは不可欠である。この目的のために、場合によっ
ては顕微鏡により行う物理的な測定又は広がり抵抗の解
析によってこれらの効果を決定できるが、統ｈ１的な追
跡を行うには複雑すぎる。

適当なパターン上で実行される電気的なテスト工程を用
いれば、回路膜に１者にとっても非常に重要な結果を与
えてくれるため、これらの効果に対して迅速かつより有
用なアプローチが可能となる。

これらの結果は幾何学的なパラメータに関連する特別な
電気的パラメータの形で示される。

通常以下の単位及び表丞法を用いる。

電気的な変数　　表　面　　周辺部　角　　　部電流密
度　Ａ　／　Ｕｆｆ１２Ａ　／　ｕｌＡ　／　ｗｅｄｇ
ｅ接合容量又は 酸化物言ａｔ　　　　ｆ　／ｕ１ｆ　／ｕｓ　　ｆ　／
ｗｅｄｇｅ拡散電荷　Ｃ／　Ｌｌ１２Ｃ／　０１　Ｃ／
　ｗｅｄｇｅ〈ここでｔｌｍはマイクロメーターを意味
する）これらの情報は与えられた技術の範囲内での基本
素子（トランジスタ、ダイオード等）の設計において効
果的に活用できるため設計にとっては必須のものであり
、希望する最適条件に到達するまでに実行されるテスト
工程を大幅に減少できることから多大の時間及びコスト
が節約される。又、これらは製造工程の効率化を図ろう
とする者にとっても相補的な解析ツールとなる。

現在、例えば第１Ａ図及び第１Ｂ図に示すようなテスト
パターンが用いられている。第１Ａ図は第１のパターン
を示しており、同図において実線で描かれたフレーム１
は層を形成し又は境界を定めるために用いられるマスク
を表し、点線で描かれたフレーム２はこの操作の結果得
られるパターンを表している。第１Ｂ図は第１のパター
ンに関連する第２のパターンを示し、同様にフレーム３
は層の境界を定めるマスクを、点線のフレーム４は得ら
れた構造を表している。

第１Ａ図及び第１Ｂ図に示す構造は表面に対する周囲部
の比（周辺部／表面）が異なっている（１ではない）と
いう特徴がある。これらの構造を用いるには、これらを
集積回路の基本的な電気的素子（抵抗、トランジスタ等
）内に導入し、上記層に垂直に流れるように゛層流を印
加する。同一の電圧条件のもとてこの層の端ｆにおいて
、構造のタイプに応じて直流又は交流の電流１１及びＩ
２を測定する。−度これらの電流１１及びＩ２が測定さ
れ、設８１された２つのパターンの表面（の面積）ＳＤ
＋及びＳＣ２とともに周辺部（の面積）ＰＤ＋及びＰＤ
２を知ることができれば、両構造の表面及び周辺部に関
連する電流密度ＪＳ及びＪＰが各々次の方程式に示すよ
うに決定される。

ＪＳＸＳＤ＋　　＋ＪＰＸＰＤ＋　　−ＩｔＪＳＸＳＤ
２　　＋ＪＰＸＰＤ２　　＝１２ここでは、両方程式を
記述するにあたって角部の効果が無視されていることに
注意する。

この方法にはいくつかの欠点がある。実際に、得られた
結果の中に角部の効果が考慮されていない事実による相
当な不正確さが認められる。この不正確さにより、角部
の効果が優勢となるリーイズの小さい素子の設訓に活用
するためにこの結果を適用することはできない。更に、
これは大きなサイズの素子の設ｉ１において体系的かつ
先験的には感知できない誤差を含んでいる。この方法で
は周辺部のＸ方向とＹ方向の効果を区別することができ
ない。

本発明の“一つの目的は、簡単かつ迅速な計口によって
集積回路の層状部分に対する表面の効果。

周辺部のＸ方向９周辺部のＹ方向及び角部の効果に関連
する電圧密度を与えることのできる新規なテストパター
ンの構造を提供することである。

課題を解決するための手段 上記目的を達成するために、本発明は、集積回路の与え
られた層内で伝導効果の影響範囲を決定し、予め決めら
れた形状のテストパターンを厚さ方向に分極された層よ
りなる基本素子へ導入し、表面の効果を角部及び周辺部
の効果から分離して、２つの垂直な方向に分ける。この
テストパターンは少なくとも４つの長方形で上記層を区
切る４つのテストパターンを有し、この夫々は共通のサ
イズである他のものから導き出される。即ち、これらの
４つの長方形は２種類の横の長さと、２種類の縦の長さ
を有している。

本発明のテスト方法は以下の各段階よりなるニーテスト
パターンの第１面と関連する複数の素子の第１の接触部
をいっしょに第１の端子に接続する； 一パターンの第２面と関連する素子の他の接触部を電気
的パラメータの測定手段を介して第２の端子に接続する
ニ ｍｍ１及び第２の端子間に電流源を接続するニー夫々の
テストパターンを通して流れる電流を測定するニ ーこれらより周辺部のＸ方向、Ｙ方向及び角部の効果に
関連して表面の効果を４鈴する。

実施例 第２Ａ図乃至第２Ｄ図に四角形に配置された４つのマス
クデザイン１１乃￥１７及びこれによって形成される拡
散パターン１２乃至１８を示す。

同図に示すように、夫々のマスクはＸブＪ向とＹ方向の
長さが等しい２つの隣り合ったマスクから導き出される
。即ち夫々のマスクパターンに対して、設計されたＸ方
向の長さをＸＤで、また設計されたＹ方向の良さをＹＤ
で示せばＸＤ＋　＝□ＸＤ３゜ＸＤ２　＝ＸＤ４　、Ｙ
Ｄ＋　＝ＹＤ２　、ＹＤ３＝ＹＤ４という関係がある。

また以下のことを注意する必要がある。即ち夫々のパタ
ーンは観測される仝体内な効果（垂直方向の電流又は静
電容量）に対して異なる重みづけがされた表面１周辺部
、及び角部の効果を示しているということ、製造後の夫
々のパターンの実際の表面及び周辺部は設ｈ１された表
面及び周辺部と異なっており、これらの相違は先験的に
は決定できないということ、層が薄いという前提は正し
く内部の層の深さＸＪは最小のパターンの長さ及び幅に
比べて十分薄い（最小の寸法の約１０％又はそれ以下）
ということである。

全てのテストパターン１１から１７に対して、単位とな
る圃が予め決められた電気的な変数を測定する。この旧
観ＩＩＩされる不一致が形状の変化に帰されることのな
いよう同一の条件下（電圧、温度など）で行う。

例えば第２Ａ図乃至第２Ｄ図に示される４つのテストパ
ターンを垂直方向のＮＰＮｔ−ランジスタのエミッタに
導入し、夫々の１ストパターン１１から１７がトランジ
スタ２１から２７のエミッタパターンとなるような第３
図に示す構成を用いる。

これらのトランジスタのエミッタは互いに接続され電流
源３０を介して接地されている。この配置では、４つの
パターンのベース・エミッタ接合には、同一電圧のもと
でも電流源から供給される仝電流が夫々に決められたレ
ベルとなるように異なった電流が流れ、接合部に対して
の奇生アクセス抵抗による電圧ロスは無視できる。

電圧源を介してのこの接合部の電流の相違はベース・エ
ミッタ接合の電圧が等しいことを保証するが電流は異な
る。全てのトランジスタのコレクタは電流計３１から３
７を介して接地され、電流５１３２から３８は夫々のト
ランジスタのベース電流をチエツクするためのものであ
る。

全てのコレクタ電流が測定されれば、測定された電流Ｉ
１．１２．１３．Ｉａ　と電流が流れる基本素子との間
の関係は次の行列形式で表わされる。

（１）＝　（Ｇ）Ｘ　（Ｊ） ここで、■はベース電流又はコレクタ電流で、ＪＬｔ電
流密度である。

この方程式中１＋、Ｉｚ、１３．１４は測定された電流
（１＝Ｉｃ又はＩｓ）を示す。

行列Ｇの種々の要素はコレクタ電流又はベース電流（角
部１表面、及びＸ方向、Ｙ方向の周辺部）の成分電流に
関する重みづけの係数であり、これらの値はマスクの設
ｈｉ値から求められる。

ベクトルＪは決定すべき電流密度であり、Ｊ　ｗｅｄｇ
ｅは１つの角部に関する流れ、ＪＳはアンペア／　ｕｍ
２の中位で示される表面の流れ、ＪＰＸ。

ＪＰＹはアンペア／ＵＳの単位で示されるＸ方向及びＹ
方向の端部に関する流れである。

これらの流れはオーバーエッヂング、横方向の拡散、エ
ミッタ周囲におけるベースの深さの偏位など全ての端部
の効果が一体となったものである。

これら端部の効果はコレクタ電流を考えているかベース
電流を考えているかによって異なる。

本発明の１つの利点は、４つの長方形の寸法の特別な選
択によって行列Ｇの逆行列を求める必要がないというこ
とである。実際ＸＤ＋　＝ＸＤ３　。

ＹＤ＋　＝ＹＤ２　、ＸＤ２　＝ＸＤ４　、及びＹＯ３
＝ＹＤ４であることを８慮すると、第２Ｄ図の大さなパ
ターンを４つの領域に分解し、そのうちの３つが第２Ａ
図、第２Ｂ図、第２Ｃ図に示すパターンと共通となるよ
うにすることにより未知のＪＳが直接的に得られる。即
ち、 Ｉ４−Ｉｔ−１ｚ　＋ｒ＋　＝ ＪＳＸ　　（８０４−ＳＯ２−３口２　　＋ｓｏ、　　
）となり、ここでＳＤＩ、　Ｓｌｂ　、　ＳＯ２、８口
４は４つのパターンの表面（の面積）を示す。

表面に関するＪＳの単位面積当りの流れは、角部の効果
を演去することにより、また実際のサイズと設計サイズ
との間の差を先験的に知らなくとも的単に求めることが
できる。

ＪＰＸとＪＰＹは各々次の関係から求めることができる
。

ＪＰＸ　＝　（Ｉ４−１２−ＪＳｘ　（ＳＯ２−３Ｄ２
　）　）／　（２Ｘ　（ＹＯ２−ＹＯ２）　） ＪＰＹ　　＝　　（Ｉ４　−　１３　−ＪＳＸ　　（８
口４　−８Ｄ３　　）　　）／　（２Ｘ　（ＸＤ４−Ｘ
Ｄ３　）　）Ｊ　ｗｅｄｇｅはＩ１の測定及び他のパラ
メータＪＳ。

ＪＰＸ、ＪＰＹから求められる。

１　＋　　＝４　ＸＪｗｅｄｇｅ　　４−２ＸＤ　＋　
　・ＪＰＹ　　＋２ＹＤ１　　−　ＪＰＸ　　＋ＸＤ１
　　　・　ＶＤ＋　　　　ＪＳここでＪｗｅｄｇｅ　＝
　１／４　　（１！　−２ＸＤ＋　　・ＪＰＹ　−２Ｙ
０１　・ＪＰｘ　−ＸＤｌ　・ＹＤｌ　・ＪＳ〕最後に
、Ｘ軸及びＹ＠に対応して実際のサイズと設計サイズと
の間の等価的誤差ｄＸ及びｄＹを別々に決定する。　角
部の効果がない電流は次の形に書ける。

！　−４Ｊ　ｗｅｄｇｅ −ＪＳＸＳ＋ＪＰＸ　−２ＸＤ　＋ＪＰＹ　−２’ｌ’
Ｄ＝ＪＳｘＳ　（１＋　（ＪＰＸ　−２ＶＤ　＋ＪＰＹ
　−２ＸＤ　）　／（ＪＳＸＳ）） 等価的誤差ｄＸ及びｄＹは前出の関係を次の関係と等し
いとおくことによって決定される。

１−４　Ｊ　ｗｅｄａｅ ＝ＪＳｘ　　（Ｓ＋ｄＸｘ２ＹＤ　　＋ｄＹｘ２ＹＤ　
　）　　＝ＪＳｘＳ（１＋ｄＸｘ　　（２Ｙロ　７　Ｓ
　）　　＋ｄＹｘ　　（２ＸＤ　　／Ｓ）　　）これよ
り ｄＸ＝ＪＰＸ／ＪＳ、ｄＹ＝ＪＰＸ／ＪＳと求まる。

故に、本発明の利点は次のようになり明確に述べること
ができる。

一表面及び周辺部の値は設ｈ１寸法の差を求めることに
よって測定値より決定される。

−実際の寸法と設４方法との間の差を前もって知る必要
はなくとも、前提を簡単化する（角部を無視するという
ようなこと）こともなく、Ｘ及びＹ領域上で別々に、又
ウェハー上で不可避的な空間的ばらつきを考慮してチッ
プ上で局部的に、等価な関連するパラメータを決定する
ことができる。

パターン１１が製造工程の最少限の規制に従って設計さ
れる場合には、新しい素子の電気的な変数は中位面積当
りの値の重ね合わせによって与えられ、希望する電気的
な機能を参照して素子設計を効率的に行なうことができ
る。

希望する全体的な値は単純に次のように決定される。

−４Ｘ　Ｊｗｅｄ　ｅ＋　２ＪＰＸＸ　ＹＤ＋　２ＪＰ
ＹＸ　ＸＤ＋　ＪＳＸ　ＸＤＸ　ＹＤ角度の寄与　　Ｘ
方向の　Ｙ方向の　表面の寄与周辺部の　周辺部の 寄与　　　寄与 又は同様に Ｔ−Ｖｔ−＋ζツ色漂と−（（０９シ」−」−十乙り色
！３−Ｃ９とΩすｈ−Ｊ−パターン　Ｘ方向の周辺部の
　Ｙ方向の周辺部の１１の寄与　寄与　　　　　　　寄
与 （パターン１１を除り）（パターン１１を除く） ＋ＪＳ　ＸＤ　ｘＹＤ−ＸＤ　Ｉ 表面の寄与 （パターン１１を除く） 上記の測定り法だけでなく描込パターンの対称性の原理
も、次のような任意のタイプの素子の表面及び周辺部の
値の評価に適用できる。

・バイポーラトランジスタのベース−エミッタの接合及
びベース−コレクタ接合の電流密疫・ＭＯＳ　ｔ−ラン
ジスタの有効長及び有効幅・酸化物又は接合部の容量 ・抵抗（ｒｆＥ、直コレクタウＩルなと）物理的な効果
を微少粒子の流れが一つの平面の境界における周辺部の
流れと関連しこの平面を通って薄い体積中に流入すると
いう形式で記述できる場合であれば、いつでも本発明を
適用することができる。

製造条件が不可避的にばらついてしまう半導体の分野で
、本発明はその性質の柔軟性及び正確さによって製造条
件と密接に関連する電流の流れ及び電荷の流れといった
基本的な物叩現象と関連した単位当りの電気的な値を統
８１的に追跡することができる。

第４Ａ図および第４Ｂ図は、エミツタ層の表面に垂直方
向の伝導特性のテストに役立たせるために、−例として
テストパターン１１がどのようにトランジスタに導入さ
れているかをより正確に示している。第４Ａ図はマスク
ブナインの平面図、第４Ｂ図はこの構造の側面図である
。故に第４Ａ図では、奇数’ｔｉ号が付された素子はマ
スクの間口部を示し、第４Ｂ図では、第４Ａ図の参照番
号よりも１だけ大ぎい偶数番号が付された領域は同様の
マスクデザインによって１ｑられる層を示している。故
に第４Ａ図に示されるマスク２１の組は第４Ｂ図の構造
２２に適用される。特別にテストしたいと希望する層は
マスクデザイン１１に対応するエミツタ層１２である。

特別な技術分野であるＮ　Ｐ　Ｎ’　Ｉ−ランジスタ２
２がＰ型サブストレート４０上に示され、この能動素子
は１ピタ４−シャシＮｆｆ４４のボックスを形成するた
めにＰ領域４２によって囲まれ、このボックスの底部に
はＮ＋型の埋込層４６が設けられている。この埋込直向
では１つのベース領域４８及びエミッタ・コレクタ領域
１２及び５０が連続的に拡散されている。最後に、エミ
ッタ・ベース及び］レレフの金属配線５２．５４及び５
６が対応する接触領域に形成される。

エミツタ層１２内における伝導はこの層の表面に垂直に
埋込層４６の方向へ向って生じ、続いてコレクタ領域５
０及びコレクタの金属配線５６の方向へ向う。ある種の
構造中では、コレクタウェルを埋込層４６に届かせるこ
とも可能である。

このように本発明によれば、１ミツタが第２Δ図から第
２Ｄ図に示す形状をした第４Ａ図及び第４８図に示され
るような４つのトランジスタが用いられる。層を介して
の電流の測定を行うかわりに、例えばＭＯ３構造のゲー
ト酸化物のテストに対しては電位差を加え容量を測定す
ることも可能である。同様に交流の方が望ましいならば
交流を加えて測定することもできる。

以下の方程式によって、本発明のテストパターン上で行
われる測定から希望するパラメータを（９る方法、及び
測定における不可避的な誤差と得られたパラメータに対
する最終的な誤差との間の相関関係が要約される。

Ｋ血立工又■■ ＪＳ＝（１４−Ｉｓ　　Ｉ２＋Ｉ＋）／（ＳＤｔ　　−
３０３−３口２　→−８Ｄ、　　）ｄＪｓ　／ＪＳ＝（
ｄ１４＋ｄｌｚ　＋ｄ１２＋ｄｌ＋　）　／（１，ｓ　
−Ｉ３−１２　＋Ｉ＋　） ０　□゛　の−’−／　　　　　ｔ　Ｊ−差ＪＰＸ＝（
Ｉ４　−　Ｉ２　−ＪＳＸ　（ＳＤｔ　　−３Ｄ２　　
）　）　／（２（ＹＯ４−ＹＯ２）　） ＪＰＸ・・（（Ｉ４　−１２　　）　　（ＳＤＩ　　−
３Ｄ３　　）　＋（１３ＩＩ）（ＳＤｔ−３Ｄ２））／
（２（ＹＯ４−ＹＯ２）　　（３０４−３Ｄ３　−３０
２　　＋ＳＤ＋　　）　）ｄＪＰＸ＝　　（（ｄｌａ−
ｄＩ２）　　（ＳＤｓ　−３Ｄ＋　　）　＋（ｄ１３−
１−ｄｌ＋　　）　　（ＳＤｔ　　−３０２＞　）／　
（２（ＹＯ４−ＹＯ２）　　（ＳＤｔ　　−３Ｄ３　−
８口２　　＋ＳＤ＋））１】の１．゛　　の１　　　び
敬礼ｌ五ＪＰＹ−〔１４−Ｉｓ　　　　ＪＳＸ（ＳＤａ
　　−ｓ口３　）　〕　／（２（ＸＤ４　　　ＸＤ３　
　）　） ＪＰＹ＝Ｃ（［４−１３）　　（ＳＤＩ−８Ｏ２）　＋
（Ｉ２−　ＩＩ　　）　　（ＳＤｔ　−５Ｄ３　）　）
／　（２（ＸＤ４−ＸＤ３　　）　　（ＳＤｔ　　−３
Ｄ３　−８Ｄ２　−１−３ＤＩ　　）　　）ｄＪＰＹ＝
　　（（ｄＩａ　　＋ｄ１３）　　（ＳＯ２ＳＤＩ　　
）　＋（ｄ１２−ｄｌ＋　　）　　（ＳＤＩ　　−３Ｄ
３　　）　）　／　（２（ＸＤ４　−ＸＤ３　　）　　
　（ＳＤｔ　　−８Ｄ３　−８Ｄ２　　＋ＳＤ＋　　）
　　）の　　　　　　　　　　Ｉ　　ツー Ｊｗｅｄｇｅ＝　０．２５　　Ｘ　（１＋　　−２ＸＤ
　１・ＪＰＹ　−２ＹＤ　　＋　　φＪＰＸ　　−ＸＤ
＋　　拳Ｙｌ）＋　　・ＪＳ）ｄＪｗｅｄｇｅ＝　０．
２５　Ｘ　（ｄｌ＋　ＸＡ＋　＋ｄ１２　ＸＡ２　十ｄ
１３　　ＸＡ３　　＋ｔＨ４ＸＡ４　〕ここで Ａ＋　　−（１−３Ｄ＋　　／　（ＳＤｔ　　−３Ｄ３
　−３０２　　＋ＳＤ＋　　＞　　）Ａ２　＝ＶＤ＋　
／　（ＹＯ４−ＹＯ２）　＋ＳＤ＋　／（ＳＤｔ　　−
３０３−８０２＋ＳＤ＋　　）　　）Ａ３　　＝ＸＤ１
　　／　（ＸＤ４−ＸＤ３　　）　　＋ＳＤ＋　　／（
ＳＤｔ　　−３口３　−３Ｄ２　　＋ＳＤ＋　　）　　
）Ａ４　＝ＸＤ＋　／　（ＸＤ４−ＸＤ３　）　＋ＶＤ
＋　／（Ｖｒｈ　　−ＹＯ２）”ＳＤＩ　　／（ＳＤｔ
　　−５Ｄ３　−５０２　　＋ＳＤ＋　　＞　　）口の
　　　のｌｒ　０１文・誤差 ｄＸ＝ＪＰＸ／ＪＳ ｄ（ｄＸ）＝ （（ＳＤｔ　−３Ｄ３−３Ｄ２　＋ＳＤ＋　）　／２　
（ＹＯ４−ＹＯ２）　）Ｘ（１／（１４−Ｉ３−１２　
＋Ｉ＋　＞２）Ｘ（（１３−Ｉｔ　）　（ｄＬ＋　＋ｄ
１２）＋（１４−１２）　（ｄｌｌ＋ｄ１３　））口の
や　−　　の　？　７び　　・１誤差ｄＹ＝・ＪＰＹ／
ＪＳ ｄ（ｄＹ）＝ （（ＳＤａ　　−３Ｄ３　−３Ｄ２　　＋ＳＤ＋　　）
　／２　（ＸＤ４　　　ＸＤ３　　）　）Ｘ　（１／　
（１４−Ｉ３−Ｉ２　　＋１＋　　＞２　）Ｘ　（（１
２−１＋　　）　　（＋Ｈ４＋ｄＩ３　　）＋　（１４
１３）　　（ｄｌ＋　　＋ｄＩｚ　））

【図面の簡単な説明】

第１Ａ図及び第１Ｂ図は従来技術によるテストパターン
の欠点を例示する図、 第２Ａ図乃至第２Ｄ図は本発明のテストパターンを示す
図、 第３図は層の表面の伝導パラメータの簡単な測定を行う
本発明のテストパターンの接続方法を非常に概略的に示
す図、 第４Ａ図及び第４Ｂ図は各々、ＮＰＮトランジスタに導
入された本発明の好ましい実施例を構成するテストバー
ンの平面図及び側面図である。 １１．１３，１５．１７・・・長方形パターン（マスク
デザイン）、１２．１４．１６．１８・・・層、２１．
２３，２５．２７・・・ＮＰＮトランジスタ、３０・・
・電流源、３１〜３８・・・電流計、ＹＤ・・・縦の長
さ、ＸＤ・・・横の長さ。 特許出願人　工スジＩエスートムソン マイクロエレクトロニク ニスニー ｉ’：’　　、−、、、、ノ

Claims (3)

【特許請求の範囲】
1. （１）少なくとも４種類のテストパターン（１１、１３
   、１５、１７）からなり層状部分が横方向に分極された
   基本素子に導入される所定形状のパターンを有し、上記
   層状部分は上記テストパターン内で４つの長方形によっ
   て区切られこれら４つの長方形の２つの縦の長さ（ＹＤ
   ）及び２つの横の長さ（ＸＤ）のみを有し各々の長方形
   は他の長方形から共通の寸法によつて導かれ、与えられ
   た上記層状部分の種々の伝導効果の影響範囲を決定する
   とともに表面の効果を角部の効果及び周辺部の効果より
   分離して２つの直交する方向に分ける集積回路内のテス
   ト構造。
2. （２）テスト領域に上記層状部分からなる少なくとも４
   つの基本素子を形成し、上記層状部分は長方形であり、
   各々の対は共通の寸法を示し、上記基本素子に対する製
   造工程の影響範囲を決定するための集積回路のテスト構
   造。
3. （３）テストパターンの第１面に関する素子の第１の接
   触部分に第１の端子を接続し、 このパータンの第２面に関する素子の他の接触部分に電
   気的なパラメータの測定手段を介して第２の端子を接続
   し、 上記第１及び第２の端子間に電源を接続し、上記電源に
   より加えられた電気的なパラメータ測定し、これより表
   面、Ｘ方向およびＹ方向の周辺部、及び角部の効果を導
   き出す請求項２記載のテスト構造を用いるテスト方法。