JPH04134841A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に拡散工程
終了後の半導体集積回路などにおける拡散層とゲートポ
リシリコン層との間の目ずれ量測定手法に関する。

〔従来の技術〕

従来半導体集積回路の広義の拡散工程（フォトリソグラ
フィー、イオン注入など）における各工程間でのマスク
の目ずれ量を測定するには第６図に示す様なノギス様の
パターンを用いている。第４図中のＡはすでに工程が完
了している層により構成され同一形状のものが間隔ρ１
で配列した主尺パターンである。一方Ｂは注目工程での
フォトレノストの現像工程が終了した段階でありＡと同
様に間隔ｕ２（Ａの間隔とは異なり、重複及び隣接の度
合が規則的に異なっている）で配列した副尺パターンで
ある。この状態で設計上のＢとＡが重なり合う組合せの
位置と実際の重なり合う組が異っているかにより次工程
に進むか、不良として前工程に戻るかの判断を行う。ま
たｐｌとρ２及びそれぞれの幅を工夫することにより目
ずれ量の絶対値の測定もできる。

〔発明が解決しようとする課題〕

上述した従来の目ずれ量測定は主に広義の拡散工程中で
のフォトレジスト膜を用いているために、不純物拡散等
の工程で作られた配線層では広義の拡散工程終了後にあ
らためて目ずれ量の測定を行うことは光学的に識別がで
きないために不可能であるという欠点を有する。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板に素子分
離絶縁領域を形成して素子領域を区画する工程と、前記
素子領域にゲート絶縁膜を形成する工程と、前記素子分
離領域上から前記ゲート絶縁膜上にかけて前記ゲート絶
縁膜上の長さがことなる複数のゲート電極及び前記ケー
ト電極を結ぶ配線を形成する工程と、前記素子領域上で
前記複数のゲート電極のうち少なくとも１つの端が内側
にくる開孔を有するイオン注入マスクを被着する工程と
、イオン注入を行ない前記開孔部下の半導体領域に不純
物拡散層を形成する工程と、層間絶縁膜を堆積したのち
前記配線部および前記各ゲート電極の両側の不純物拡散
層部にそれぞれコンタ層に接続する互いに独立した金属
パッドおよび金属配線を形成する工程と、前記金属パッ
ドに所定の電圧を印加し隣接する前記金属配線間の電圧
−電流特性を測定してＭＯＳトランジスタのゲート電極
形成工程および不純物拡散層形成工程間のリソグラフィ
ー時の目合せずれをチェックする工程とを有するという
ものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）〜（ｄ）は本発明の第１の実施例における
工程順平面図である。

まず、第１図（ａ）に示すように、ｐ型シリコン基板に
選択的にフィールド酸化膜１（素子分離絶縁領域）を形
成して素子領域を区画し、その素子領域上にゲート酸化
膜２を形成する。素子領域のうちの一つは図示のように
平面形状は長方形である。次に、ポリシリコン膜を堆積
し、バターニングを行ないゲート電極３ａ〜３ｆ、ポリ
シリコン配線３を形成する。ポリシリコン配線３はフィ
ールド酸化膜１上に形成し、ゲート電極３ａ〜３ｆはフ
ィールド酸化膜１上からゲート酸化膜２上にかけて形成
する。そうして、ゲート電極３ａ〜３ｆの長さは少しず
つ異なっている。この工程において、図示しない他の素
子領域上には、通常のシリコンゲートＭＯＳトランジス
タのゲート電極が形成される。

次に、第１図（ｂ）に示すように、フォトレジスト膜な
どで開孔５を有するイオン注入マスク４を形成する。こ
のとき、ゲー）％Ｅ極３ａ、３ｂ、３ｃの端は開孔５の
外側にありゲート電極３ｄの端は開孔５の端と一致し、
ゲート電極３ｅ、３ｆの端は開孔の内側にある。図示し
ない他の素子領域上にも所定のイオン注入マスクが形成
される。

次に、第４図（ｃ）に示すように、リンやヒ素などのイ
オン注入を行ない、Ｎ＋拡散層６ａ〜６ｇを形成する。

次に、第１図（ｄ）に示すように、層間絶縁膜（図示し
ない）を堆積したのち、ポリシリコン配線３．Ｎ＋拡散
層６ａ〜６ｇ部にそれぞれコンタクトホール１０，８ａ
〜８ｇを設ケ、アルミニウムバッド９．アルミニウム配
線７ａ〜７ｇを形成する。

このようにして形成された６個のＭＯＳ）う７ジスタを
用いてＭＯＳトランジスタのゲート電極形成工程および
Ｎ＋拡散層形成工程間のリングラフィー時の目合せずれ
をチェックする。Ｎ＋拡散層からのゲート電極の飛び出
しの量により、目ずれ量を測定することができるのであ
る。ゲート電極がＮ＋拡散層を完全に横切っていれば、
ゲート電圧がアルミニウムパッド９に印加された電圧に
等しいＭＯＳトランジスタの特性を示し、横切っていな
ければＭＯＳトランジスタの特性とアルミニウムパッド
９に印加された電圧によらない抵抗分を合わせもった特
性となる。Ｎ＋拡散層とゲート電極とが図の上下方向に
ずれていたなら電気的特性が変化するＭＯＳトランジス
タの位置が異ってくるので、目ずれが判定できる。Ｎ＋
拡散層からのゲート電極の飛び出しの量Ｌ１がマイナス
でなければ、同じトランジスタ特性を示す。Ｎ＋拡散層
からのゲート電極の引っ込みの量Ｌ２が大きくなるにつ
れ、トランジスタのゲートのチャネル幅が小さくなり、
流れるＭＯＳ電流成分が減る。

逆にＬ２が大きくなるにつれゲート電圧によらない電流
成分が増える。第２図に、第１図（ｃ）のＱｌ。

Ｑ２の電圧−電流特性を、第３図にＱ３の電圧−電流特
性を、第４図にＱ４の電圧−電流特性を示す。ＭＯＳ）
ランシスタのドレインに流れる電流■っは、次式で表わ
される。

非飽和領域： 飽和領域： ただし■。はドレイン電圧、ＶＱはゲート電圧、μ。は
電子移動度、ＣＯＸは章位面積あたりの容量、ｖＴはし
きい値電圧、Ｗはトランジスタのチャネル幅、Ｌはトラ
ンジスタのチャネル長である。ここで、引っ込みの量Ｌ
２により、変化するのはチャネル幅Ｗのみであり、この
Ｗに比例してドレイン電流１つが変化するトランジスタ
特性であるといえる。なお、ゲート電圧によらない電流
成分（第３図、第４図に破線で示す）は、Ｌ２が増える
にしたがって増加する。この様な電圧−電流特性の変化
を追うことにより目ずれ量を測定できる。

第５図は本発明の第２の実施例による構造を示す平面図
である。

第５図ではＮ＋拡散層、ゲート電圧３ａ１〜３ｆ２．ｉ
子領域、コンタクトホール、アルミニウム配線７ａ１〜
７ｇ２をポリシリコン配線の両側に対称的に配置してい
る。この実施例では、ゲート電極のエツチング誤差によ
り、ゲート電極の飛ひ出しの量がマスク上の寸法と異っ
た場合でも対になっている左右のゲート電極の飛び出し
が同じたけくろうことになるので、目ずれ量が正しく測
定できるという利点がある。

〔発明の効果〕

以上説明したように本発明は、目ずれ量を電気的方法に
より拡散工程終了後に測定できる効果がある。また、ウ
ェハー検査時に時代的に目ずれ量を測定することも可能
であるため拡散工程での異常等を早期に発見できるとい
う効果もある。

６図は従来例における主尺パターンＡと副尺パターンＢ
を示す平面図である。

１・・・フィールド酸化膜、２・・・・・ゲート酸化膜
、３・・・・・・ポリシリコン配線、３ａ〜３ｆ、３ａ
１〜３ｆｌ、３ａ２〜３ｆ２・・・・ゲート電極、４・
・・・・イオン注入マスク、５・・・・・・開孔、６ａ
〜６ｇ・・・・・・Ｎ＋拡散層、７ａ　〜７ｇ、７ａ１
〜７ｇｌ、７ａ２〜７ｇ２・・・・・・アルミニウム配
線、８ａ〜８ｇ・・・・・コンタクトホール、９・・・
・・アルミニウムパッド。

代理人　弁理士　　内　原　　　晋

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１の実施例における
工程順断面図、第２図、第３図および第４図第１図（ａ
） 第１図（ｂ） ｄ 第２図 ｄ 第３図 ｄ 第４図

Claims (1)

【特許請求の範囲】
1. 　半導体基板に素子分離絶縁領域を形成して素子領域を
   区画する工程と、前記素子領域にゲート絶縁膜を形成す
   る工程と、前記素子分離領域上から前記ゲート絶縁膜上
   にかけて前記ゲート絶縁膜上の長さがことなる複数のゲ
   ート電極及び前記ゲート電極を結ぶ配線を形成する工程
   と、前記素子領域上で前記複数のゲート電極のうち少な
   くとも１つの端が内側にくる開孔を有するイオン注入マ
   スクを被着する工程と、イオン注入を行ない前記開孔部
   下の半導体領域に不純物拡散層を形成する工程と、層間
   絶縁膜を堆積したのち前記配線部および前記各ゲート電
   極の両側の不純物拡散層部にそれぞれコンタクトホール
   を形成する工程と、前記コンタクトホールを介してその
   下部の配線および不純物拡散層に接続する互いに独立し
   た金属パッドおよび金属配線を形成する工程と、前記金
   属パッドに所定の電圧を印加し隣接する前記金属配線間
   の電圧−電流特性を測定してＭＯＳトランジスタのゲー
   ト電極形成工程および不純物拡散層形成工程間のリソグ
   ラフィー時の目合せずれをチェックする工程とを有する
   ことを特徴とする半導体装置の製造方法。