KR870006671A - 바이플러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법 - Google Patents
바이플러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법 Download PDFInfo
- Publication number
- KR870006671A KR870006671A KR1019850009845A KR850009845A KR870006671A KR 870006671 A KR870006671 A KR 870006671A KR 1019850009845 A KR1019850009845 A KR 1019850009845A KR 850009845 A KR850009845 A KR 850009845A KR 870006671 A KR870006671 A KR 870006671A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- metal layer
- forming
- slit holes
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법에 의하여 제조한 반도체소자의 종단면도.
제2도는 본 발명의 방법에 의하여 제조한 반도체소자의 평면도
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘층 2 : 산화물층
3 : 제일금속층 4 : 절연층
5 : 제이금속층 6 : PIQ 또는 PECVD 산화물
7 : 슬릿홀 8 : 통공(thru hole)
Claims (1)
- 실리콘기층(1)에 산화물층(2)을 형성하고 이에 제일금속을 증착시킨 다음 제일금속 포토마스킹을 행하여 제일금속층(3)을 형성하고 다시 제일 PIQ 혹은 PECVD 산화물을 증착시켜 제일 금속과 제2금속의 절연층(4)을 형성한 다음 통공 포토마스킹(8)을 시행하여 제일금속과 제이금속을 부분적으로 접촉시킨 후 그 위에 제이금속을 증착시키고 이에 제이금속 포토마스킹을 실시하여 제이금속층(5)을 형성함과 동시에 제일금속과 부분적으로 접촉시킨 다음 제이금속 PIQ 혹은 PECVD 산화물(6)을 증착시켜 표면을 안정화시키는 IC소자 제조공정에 있어서 제이 금속층(5)의 형성과정에서 제이금속층(5)의 내부에 슬릿홀(7)을 형성함을 특징으로 하는 바이폴러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850009845A KR880001955B1 (ko) | 1985-12-27 | 1985-12-27 | 바이폴러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850009845A KR880001955B1 (ko) | 1985-12-27 | 1985-12-27 | 바이폴러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870006671A true KR870006671A (ko) | 1987-07-13 |
| KR880001955B1 KR880001955B1 (ko) | 1988-10-04 |
Family
ID=19244415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850009845A KR880001955B1 (ko) | 1985-12-27 | 1985-12-27 | 바이폴러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880001955B1 (ko) |
-
1985
- 1985-12-27 KR KR1019850009845A patent/KR880001955B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880001955B1 (ko) | 1988-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870005459A (ko) | 반도체장치 | |
| KR880700460A (ko) | 실리콘 집적회로 및 그 제조 공정 | |
| KR900013585A (ko) | 반도체 소자의 제조방법 | |
| ATE54227T1 (de) | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen. | |
| KR900001003A (ko) | 반도체장치의 제조방법 | |
| KR870004504A (ko) | 반도체 장치 및 그 제조방법 | |
| KR870003575A (ko) | 반도체장치의 형성방법 | |
| KR890012361A (ko) | 반도체 소자 제조방법 | |
| KR900002407A (ko) | 반도체 소자 제조방법 | |
| KR870006671A (ko) | 바이플러 더블메탈 공정에서의 제이금속층에 슬릿홀의 형성방법 | |
| KR870008388A (ko) | 반도체장치 및 그 제조방법 | |
| DE3786693D1 (de) | Programmierbarer kontaktfleck. | |
| KR910003802A (ko) | 반도체장치 및 그 제조방법 | |
| KR880011888A (ko) | 반도체장치의 제조방법 | |
| KR900003974A (ko) | 반도체장치의 제조방법 | |
| KR870001655A (ko) | 반도체장치의 제조방법 | |
| KR870006641A (ko) | 반도체 소자의 격리층 제조방법 | |
| KR890008966A (ko) | 반도체장치의 배선접속부 | |
| KR920022477A (ko) | 반도체 장치의 비어 콘택 제조 방법 | |
| KR910001889A (ko) | 반도체장치 | |
| KR900017213A (ko) | 반도체 장치 | |
| KR890008955A (ko) | 반도체장치의 분리층 제조방법 | |
| KR890013788A (ko) | 쌍극성 직접 회로소자 제조방법 | |
| JPS6421947A (en) | Input protective circuit device | |
| KR900017143A (ko) | 바이-씨모스 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |