KR870006638A - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR870006638A
KR870006638A KR860010991A KR860010991A KR870006638A KR 870006638 A KR870006638 A KR 870006638A KR 860010991 A KR860010991 A KR 860010991A KR 860010991 A KR860010991 A KR 860010991A KR 870006638 A KR870006638 A KR 870006638A
Authority
KR
South Korea
Prior art keywords
dry etching
etching method
sio
silicon
insulating film
Prior art date
Application number
KR860010991A
Other languages
English (en)
Inventor
마스오 단노
가즈유끼 도미다
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR870006638A publication Critical patent/KR870006638A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

내용 없음.

Description

드라이 에칭 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 있어서 SiO2를 에칭하였을 경우의 오우버에칭 시간과 접촉저항의 관계를 도식한 도면.
제2도는 본 발명의 일실시예에 있어서 SiN을 에칭하였을 경우의 오우버에칭 시간과 접촉 저항의 관계를 도시한 도면.
제4도는 본 발명의 일실시예에 있어서의 드라이에칭방법의 CHF3첨가에 대한 에칭특성을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
15 : 실리콘(게)절연막

Claims (9)

  1. 플라스마반응을 이용한 드라이에칭장치를 사용해서, 4불화탄소와 3불화메탄과 산소의 혼합가스를 방전하여, 발생한 이온 및 래디컬에 의해서 실리콘계 절연막을 에칭하는 것을 특징으로 하는 드라이에칭 방법.
  2. 제1항에 있어서, 실리콘계 절연막이 SiO2나 인을 함유한 SiO2,SiN인 것을 특징으로하는 드라이에칭방법.
  3. 제1항에 있어서, 실리콘게 절연막이 SiO2나 인을 함유한 SiO2,SiN으로부터 선택한 적어도 2개 이상의 다층막인 것을 특징으로 하는 드라이에칭 방법.
  4. 제1항에 있어서, 4불화 탄소에 30-70체적%의 3불화 메탄과 5-25체적%의 산소를 혼합한 가스를 사용하는 것을 특징으로 하는 드라이에칭방법.
  5. 플라스마반응을 이용한 드라이에칭장치를 사용해서, 4불화탄소와 3불화메탄과 산소의 혼합가스를 방전하고, 발생한 이온이나 레디컬에 의해서 SiO2나 인을 함유한 SiO2,SiN으로부터 선택한 적어도 2개 이상의 다층막을 에칭하는 것을 특징으로 하는 드라이에칭 방법.
  6. 제5항에 있어서, 4불 화탄소에 30-70체적%의 3불화 메탄과 5-25체적%의 산소를 혼합한 가스를 사용하는 것을 특징으로 하는 드라이에칭 방법.
  7. 플라스마반응을 이용한 드라이에칭 장치를 사용해서 4불화탄소에 30-70체적%의 3불화메탄과 5-25체적%의 산소를 혼합한 가스를 방전하고, 발생한 이온이나 래디컬에 의해서 실리콘계 절연막을 에칭하는 것을 특징으로하는 드라이에칭 방법.
  8. 제7항에 있어서, 실리콘계 절연막이 SiO2나 인을 함유한 SiO2, SiN인 것을 특징으로 하는 드랑이에칭 방법.
  9. 제7항에 있어서, 실리콘계 절연막이 SiO2나 인을 함유한 SiO2, SiN으로부터 선택한 적어도 2개 이상의 다층막인 것을 특징으로 하는 드라이에칭 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR860010991A 1985-12-26 1986-12-20 드라이 에칭 방법 KR870006638A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60293789A JPS62154627A (ja) 1985-12-26 1985-12-26 ドライエツチング方法
JP293789 1985-12-26

Publications (1)

Publication Number Publication Date
KR870006638A true KR870006638A (ko) 1987-07-13

Family

ID=17799185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860010991A KR870006638A (ko) 1985-12-26 1986-12-20 드라이 에칭 방법

Country Status (2)

Country Link
JP (1) JPS62154627A (ko)
KR (1) KR870006638A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298181A (ja) * 1988-05-25 1989-12-01 Hitachi Ltd ドライエッチング方法
EP0463870B1 (en) * 1990-06-26 1999-02-24 Fujitsu Limited Method of plasma treating a resist using hydrogen gas
JP2758754B2 (ja) * 1991-12-05 1998-05-28 シャープ株式会社 プラズマエッチング方法
KR100446447B1 (ko) * 1996-12-24 2004-11-06 주식회사 하이닉스반도체 반도체장치제조방법
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
JPS62154627A (ja) 1987-07-09

Similar Documents

Publication Publication Date Title
KR930020591A (ko) 건식에칭방법
KR920003437A (ko) 반도체 장치의 제조방법
KR890003002A (ko) 드라이 에칭 방법
KR930014829A (ko) 에칭방법
JPS5240978A (en) Process for production of semiconductor device
KR970065771A (ko) 금속막의 에칭방법
KR870006638A (ko) 드라이 에칭 방법
KR880011897A (ko) 중간산화물층에 경사진 측벽을 갖는 쓰루홀을 제조하는 방법
KR970052763A (ko) 반도체 소자의 폴리머 제거 방법
KR890006126A (ko) Nf₃/o₂가스 혼합물을 사용한 디스미어 및 부식
KR970008397A (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
KR980005527A (ko) 반도체 소자의 콘택홀 형성방법
KR970072162A (ko) 백금 박막의 건식 식각 방법
KR960019515A (ko) 콘택식각방법
KR960038500A (ko) 다결정실리콘막의 에칭방법
KR980005701A (ko) 플라즈마 에칭 시스템용 에천트
KR970023814A (ko) 반도체 건식에칭방법
KR970077213A (ko) 반도체 소자의 콘택 식각 방법
KR970072170A (ko) 플라즈마에칭장치 및 플라즈마에칭방법
KR970052670A (ko) 플라즈마를 이용한 체임버 세정방법
JPS6436023A (en) Dry etching
KR970018056A (ko) 반도체 장치의 접촉구 형성 방법
KR0137716B1 (ko) 반도체 소자의 콘텍 식각방법
KR970052258A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR960035867A (ko) 전도층 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application