KR960035867A - 전도층 식각방법 - Google Patents

전도층 식각방법 Download PDF

Info

Publication number
KR960035867A
KR960035867A KR1019950004522A KR19950004522A KR960035867A KR 960035867 A KR960035867 A KR 960035867A KR 1019950004522 A KR1019950004522 A KR 1019950004522A KR 19950004522 A KR19950004522 A KR 19950004522A KR 960035867 A KR960035867 A KR 960035867A
Authority
KR
South Korea
Prior art keywords
gas
etching method
conductive layer
layer etching
conducting layer
Prior art date
Application number
KR1019950004522A
Other languages
English (en)
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950004522A priority Critical patent/KR960035867A/ko
Publication of KR960035867A publication Critical patent/KR960035867A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조 공정 중 전도층 식각방법에 있어서, 불소를 함유하는 소정 개스와 오존(O3)개스의 혼합 개스를 식각개스로 사용하는 것을 특징으로 하여, 단차가 큰 부위에 잔류층이 남지 않도록 식각할 수 있어, 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 특유의 효과가 있는 전도층 식각방법에 관한 것이다.

Description

전도층 식각방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 산소(O2) 첨가량에 따른 식각속도를 나타낸 그래프.

Claims (3)

  1. 반도체 소자 제조 공정 중 전도층 식각방법에 있어서, 불소를 함유하는 소정 개스와 오존(O3)개스의 혼합 개스를 식각개스로 사용하는 것을 특징으로 하는 전도층 식각방법.
  2. 제1항에 있어서, 상기 전도층은 폴리실리콘층이나 전이금속을 포함하는 금속층인 것을 특징으로 하는 전도층 식각방법.
  3. 제1항에 있어서, 상기 불소를 함유하는 소정 개스는, SF6, CF4, NF3, C2F6,C3F8개스 중 어느 하나인 것을 특징으로 하는 전도층 식각방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004522A 1995-03-06 1995-03-06 전도층 식각방법 KR960035867A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004522A KR960035867A (ko) 1995-03-06 1995-03-06 전도층 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004522A KR960035867A (ko) 1995-03-06 1995-03-06 전도층 식각방법

Publications (1)

Publication Number Publication Date
KR960035867A true KR960035867A (ko) 1996-10-28

Family

ID=66548978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004522A KR960035867A (ko) 1995-03-06 1995-03-06 전도층 식각방법

Country Status (1)

Country Link
KR (1) KR960035867A (ko)

Similar Documents

Publication Publication Date Title
KR960005829A (ko) 강유전체막의 에칭방법
KR970065771A (ko) 금속막의 에칭방법
KR920017196A (ko) 반도체 장치의 제조방법
KR960035867A (ko) 전도층 식각방법
KR970008397A (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
KR970067691A (ko) 건식 에칭 공정
KR920015448A (ko) 반도체장치의 평탄화방법
KR970077220A (ko) 반도체장치의 게이트 패턴 형성방법
KR970023780A (ko) 반도체장치의 폴리실리콘막의 식각방법
KR950009945A (ko) 반도체 소자의 금속막 식각방법
KR960019538A (ko) 두께를 초과하여 형성된 층의 식각방법
KR960042955A (ko) 비아 콘택 에칭 방법
KR960001885A (ko) 반도체 소자의 콘택 식각방법
KR960019551A (ko) 웨이퍼 세정방법
KR930001335A (ko) 반도체 장치의 다결정 실리콘층 식각방법
KR970052740A (ko) 반도체 장비 내에 식각가스 유입방법
KR960035971A (ko) 금속배선의 형성공정에서의 금속배선 부식방지방법
KR960019560A (ko) 폴리실리콘막 세정 방법
KR970052254A (ko) 반도체 소자의 콘택홀 형성 방법
KR960039203A (ko) 반도체장치의 금속배선 형성방법
KR970053955A (ko) 반도체 장치의 제조방법
KR930015043A (ko) 센싱 특성을 갖는 커패시터 제조방법
KR970003503A (ko) 반도체 소자 제조시 경사 콘택홀 형성 방법
KR970023812A (ko) 반도체 소자의 산화막 식각 방법
KR960039184A (ko) 반도체장치 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination