KR860009425A - 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리장치 - Google Patents

Abstract

내용 없음

Description

다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제4도는 본 발명의 제1실시예에 의한 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리 장치의 회로도.

제5도는 본 발명의 제2실시예에 의한 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리 장치의 회로도.

Claims (3)

1. 메모리 셀 어레이와, 여분 메모리 셀 어레이와, 예정된 수의 에미터 결합된 논리게이트들을 포함하는 어드레스 버퍼회로와, 예정된 수의 입력 어드레스 신호들이 상기 논리 게이트들의 각각에 공급되어 각각의 상기 논리 게이트들이 기준 신호의 전압레벨과 대응 입력 어드레스 신호의 전압레벨을 비교하며, 상기 논리 게이틀들 각각에 제공되는 예정된 출력단자에 연결되는 일군의 제1디코오더 라인들과, 상기 입력 어드레스 신호들 각각의 결합회로 부분에 대응하는 각 어드레스 신호들과 일치하는지 여부를 검출하고 또한 일치성의 검출에 따라 선택신호를 출력시키기 위한 비교기회로와, 상기 선택신호의 전압레벨을 기준신호의 전압레벨과 비교하기 위한 스위칭 회로와, 상기 스위칭 회로내에 제공된 예정된 출력단자에 연결되는 제2디코오더 라인과, 그리고 다이오드 그룹들 각각은 예정된 수의 제1다이오드들 및 제2다이오드를 포함하며, 상기 제1다이오드들 각각의 도전상태는 예정된 제1디코오더 라인의 전압레벨에 의해 결정되며, 상기 제2다이오드의 도전상태는 상기 제2디코오더 라인의 전압레벨에 의해 결정되는 예정된 수의 다이오드 그룹들을 포함하되, 상기 메모리 셀 어레이는 상기 비교기 회로가 상기 선택신호를 출력시키지 않을 때 상기 입력 어드레스 신호들에 의해 예정된 다이오드 그룹들을 통하여 선택되며, 상기 여분 메모리 셀 어레이는 상기 비교기 회로가 상기 선택신호를 출력시킬 때 상기 스위칭 회로를 통해 선택되는 것이 특징인 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리장치.
2. 제1항에서, 또다른 비교기 회로와 또다른 여분 메모리 셀 어레이를 포함하되, 상기 또 다른 비교기 회로는 상기 입력 어드레스 신호들 각각이 또다른 결함 회로부분에 대응하는 또다른 어드레스 신호들 각각과 일치하는지 여부를 검출하여 일치성의 검출에 따라 또다른 선택신호를 출력시키며, 또한 상기 스위칭 회로는 각각의 상기 선택신호 및 또다른 선택신호의 전압레벨과 기준신호의 전압레벨을 비교하며, 또한 상기 또다른 여분 메모리 셀 어레이는 상기 또다른 비교기 회로가 상기 또다른 선택신호를 출력시킬 때 상기 스위칭회로를 통해 선택되는 것이 특징인 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리 장치.
3. 제1항에서, 예정된 수의 다른 에미터 결합된 논리게이트들을 포함하는 또다른 어드레스 버퍼회로와, 상기 다른 논리게이트들 각각에 공급되는 예정된 수의 다른 입력 어드레스 신호들과, 상기 다른 논리 게이트들 각각내에 제공된 예정된 출력단자에 각각 연결되는 한 그룹의 다른 디코오더 라인들과, 그리고 예정된 수의 다른 다이오드들을 각각 포함하는 예정된 수의 다른 다이오드 그룹들을 더 포함하며, 상기 다른 다이오드들 각각의 도전상태가 예정된 다른 디코오더 라인의 전압레벨에 의해 결정되며, 여기서, 상기 메모리셀 어레이는 상기 비교기 회로가 상기 선택신호를 출력시키지 않을 때 상기 입력 어드레스 신호들과 다른 입력 어드레스 신호들에 따라 예정된 다이오드 그룹들과 다른 다이오드 그룹들을 통하여 선택되는 것이 특징인 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.