KR860002150A - Ic메모리칩내의 디코더 회로 - Google Patents

Ic메모리칩내의 디코더 회로 Download PDF

Info

Publication number
KR860002150A
KR860002150A KR1019850005581A KR850005581A KR860002150A KR 860002150 A KR860002150 A KR 860002150A KR 1019850005581 A KR1019850005581 A KR 1019850005581A KR 850005581 A KR850005581 A KR 850005581A KR 860002150 A KR860002150 A KR 860002150A
Authority
KR
South Korea
Prior art keywords
decoder circuit
power supply
supply voltage
gate
receive
Prior art date
Application number
KR1019850005581A
Other languages
English (en)
Other versions
KR900002910B1 (ko
Inventor
마사노부 요시다
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59166114A external-priority patent/JPS6145496A/ja
Priority claimed from JP59182417A external-priority patent/JPS6161295A/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR860002150A publication Critical patent/KR860002150A/ko
Application granted granted Critical
Publication of KR900002910B1 publication Critical patent/KR900002910B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

IC메모리칩내의 디코더 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 실시하는 디코더 회로의 회로도.
제2도는 종래 기술의 디코더 회로의 회로도.
제3도는 본 발명을 실시하는 디코더회로에 인가되는 전원 전압의 스위칭회로의 회로도.

Claims (4)

  1. 어드레스 신호들을 디코딩하여 제1 또는 제2전원전압 레벨중의 선택신호를 제각기 제공하기 위해 선택적으로 제1 및 제2전원전압 레벨 중 하나를 갖는 가변전원전압을 수신하도록 동작가능하게 연결되는 디코더회로에 있어서 상기 디코더 회로는 디코드된 신호를 제공하도록 어드레스 신호들을 디코딩하기 위한 상기 어드레스 신호들을 수신하도록 동작가능하게 연결되는 디코딩 로직게이트로서 상기 디코딩 논리게이트는 게이트, 상기 게이트에 연결되는 소오스 및 상기 가변전원 전압을 수신하도록 동작가능하게 연결되는 드레인을 갖는 공핍 트랜지스터를 포함하는 전전류 부하를 가지는 디코딩 로직 게이트와, 그리고 상기 디코드된 출력신호에 반응하여 상기 선택신호를 제공하기 위해 상기 가변전원 전압과 상기 디코드된 출력신호를 수신하도록 동작가능하게 연결되는 출력회로를 포함하는 것이 특징인 IC메모리 칩내의 디코더회로.
  2. 제1항에서, 상기 디코딩 로직 게이트는 넌드게이트인 것이 특징인 IC메모리 칩내의 디코더회로.
  3. 제2항에서, 상기 출력회로는 반전기인 것이 특징인 IC메모리 칩내의 디코더 회로.
  4. 제3항에서, 상기 반전기는 상기 가변전원전압을 수신하도록 직렬로 연결되는 p채널형 트랜지스터와 n채널 트랜지스터를 포함하는 COMS반전기로서 상기 p채널 및 n채널 트랜지스터들 각각은 상기 디코드된 출력신호를 수신하도록 공동으로 연결되는 게이트를 갖는 것이 특징인 IC메모리 칩내의 디코더 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850005581A 1984-08-08 1985-08-02 Ic메모리 칩내의 디코더회로 KR900002910B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP166114 1984-08-08
JP59166114A JPS6145496A (ja) 1984-08-08 1984-08-08 デコ−ダ回路
JP59-166114 1984-08-08
JP59-182417 1984-08-31
JP182417 1984-08-31
JP59182417A JPS6161295A (ja) 1984-08-31 1984-08-31 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR860002150A true KR860002150A (ko) 1986-03-26
KR900002910B1 KR900002910B1 (ko) 1990-05-03

Family

ID=26490607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850005581A KR900002910B1 (ko) 1984-08-08 1985-08-02 Ic메모리 칩내의 디코더회로

Country Status (4)

Country Link
US (1) US4782247A (ko)
EP (1) EP0171718B1 (ko)
KR (1) KR900002910B1 (ko)
DE (1) DE3585573D1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2219901B (en) * 1988-06-17 1992-10-07 Motorola Inc Eprom programming
US4875191A (en) * 1988-07-21 1989-10-17 Intel Corporation Integrated read and programming row driver
JPH0821849B2 (ja) * 1988-10-25 1996-03-04 富士通株式会社 半導体記憶装置
JPH0793022B2 (ja) * 1988-12-24 1995-10-09 株式会社東芝 半導体メモリ集積回路
JPH0334198A (ja) * 1989-06-30 1991-02-14 Fujitsu Ltd 書き換え可能な不揮発性メモリ
JP2606941B2 (ja) * 1990-02-19 1997-05-07 富士通株式会社 不揮発性メモリの書込み回路
US5058065A (en) * 1990-02-26 1991-10-15 Eastman Kodak Company Memory based line-delay architecture
US5142494A (en) * 1990-02-26 1992-08-25 Eastman Kodak Company Memory based line-delay architecture
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
JPH04225182A (ja) 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
US5506803A (en) * 1992-04-01 1996-04-09 Intel Corporation Apparatus and method for minimizing verify time in a semiconductor memory by constantly charging n-well capacitance
US5675824A (en) * 1992-09-30 1997-10-07 Intel Corporation Programmable logic having selectable output voltages
KR960006373B1 (ko) * 1992-10-31 1996-05-15 삼성전자주식회사 반도체 메모리 장치의 워드라인 구동회로
JP3267436B2 (ja) * 1993-04-19 2002-03-18 三菱電機株式会社 半導体装置
US5696464A (en) * 1993-10-22 1997-12-09 At&T Global Information Solutions Company Output driver adaptable to power supply variation
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
US5798885A (en) * 1994-06-06 1998-08-25 Fujitsu Limited Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US8782477B2 (en) * 2011-05-11 2014-07-15 Jabil Circuit, Inc. High-speed serial interface bridge adapter for signal integrity verification
US8913436B2 (en) * 2013-03-14 2014-12-16 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with word line driver/decoder using a charge pump voltage

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1375958A (en) * 1972-06-29 1974-12-04 Ibm Pulse circuit
US3982138A (en) * 1974-10-09 1976-09-21 Rockwell International Corporation High speed-low cost, clock controlled CMOS logic implementation
JPS5833638B2 (ja) * 1979-09-21 1983-07-21 株式会社日立製作所 メモリ装置
JPS5673542A (en) * 1979-11-22 1981-06-18 Kureha Chem Ind Co Ltd Adsorbent
JPS5831677B2 (ja) * 1979-11-26 1983-07-07 富士通株式会社 半導体記億装置
GB2094086B (en) * 1981-03-03 1985-08-14 Tokyo Shibaura Electric Co Non-volatile semiconductor memory system
JPS57147196A (en) * 1981-03-06 1982-09-10 Fujitsu Ltd Read-only memory
US4415993A (en) * 1981-11-23 1983-11-15 The United States Of America As Represented By The Secretary Of The Air Force Fast access non-volatile memory
US4514829A (en) * 1982-12-30 1985-04-30 International Business Machines Corporation Word line decoder and driver circuits for high density semiconductor memory

Also Published As

Publication number Publication date
EP0171718A3 (en) 1987-12-02
US4782247A (en) 1988-11-01
DE3585573D1 (de) 1992-04-16
EP0171718B1 (en) 1992-03-11
KR900002910B1 (ko) 1990-05-03
EP0171718A2 (en) 1986-02-19

Similar Documents

Publication Publication Date Title
KR860002150A (ko) Ic메모리칩내의 디코더 회로
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
KR880011794A (ko) 다이나믹형 디코우더 회로
KR860000659A (ko) M0s 스태틱형 ram
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR890007504A (ko) 논리 연산회로
KR910002127A (ko) 전원절환회로
KR900011012A (ko) 반도체 메모리 집적회로
KR960015581A (ko) 반도체 메모리장치의 구동회로
KR860009418A (ko) 반도체 메모리 장치의 디코오더 회로
KR930010997A (ko) 디코더 회로
KR870002596A (ko) 바이어스 전압 발생기를 포함하는 반도체 메모리 회로
KR940008267A (ko) 시모스(cmos)버퍼회로
KR940012851A (ko) 차동 전류원 회로
KR910014942A (ko) 출력회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR880012012A (ko) 논리회로
KR850004690A (ko) 펄스 발신 회로
KR890004495A (ko) 리셋트신호 발생회로
KR930009065A (ko) 열 캐리어 방지 회로
KR930014570A (ko) 출력버퍼회로
KR920007176A (ko) 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로
KR970013802A (ko) 출력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee